[发明专利]双重图形光刻中对半导体器件设计布局的分解和标记

权利要求书

1.一种用于将半导体器件的设计布局分解为多个光掩模的方法，其中，所述多个光掩模可以利用双重图形光刻DPL技术通过组合形成暴露图案，所述方法包括：

为半导体器件标识暴露图案的将分解的设计布局；

将所述设计布局的电子文件提供给掩模制造厂，所述设计布局包括：第一部件，所述第一部件带有第一标记，所述第一标记指示所述第一部件将要形成在第一光掩模上；第二部件，所述第二部件带有第二标记，所述第二标记指示所述第二部件将要形成在第二光掩模上；以及拼接位置，通过拼接标记进行标记；以及

所述掩模制造厂基于所述电子文件将所述设计布局分解为多个布局，并且根据每个所述布局形成光掩模。

2.根据权利要求1所述的方法，其中，所述第一标记、所述第二标记以及所述拼接标记包括文本特征、符号、颜色以及遮盖物中的一种。

3.根据权利要求1所述的方法，其中，所述提供的步骤包括根据设计标准标记所述设计布局，所述设计标准包括光学邻近校正、临界尺寸和覆盖的设计规则。

4.根据权利要求1所述的方法，其中，所述半导体器件包括集成电路器件，并且，所述提供的步骤包括根据设计、器件、以及工艺标准中的一种标记所述设计布局，所述标记的步骤包括以下步骤的至少一种：

用相同的标记来标记形状类似的部件；

用相同的标记来标记将处于相同工艺条件的部件；

用相同的标记来标记尺寸类似的部件；

用相同的标记来标记基本上确定器件速度的部件；

基于下层器件水平面上的其他器件部件来标记部件；以及

在所述集成电路器件上形成所述暴露图案之前，根据产生在所述集成电路器件上的工艺操作的效果标记部件。

5.一种用于将设计布局分解为多个光掩模的方法，其中，所述多个光掩模可以利用双重图形光刻DPL技术通过组合形成半导体器件的暴露图案，所述方法包括：

标识将要转印到半导体基板上的暴露图案，从而形成电子器件，所述暴露图案包括设计布局；

将指示提供给制造厂以分解所述暴露图案来产生多个光掩模，利用DPL技术，所述多个光掩模通过组合在所述半导体器件上形成所述暴露图案，所述将指示提供给制造厂的步骤可以通过以下方式完成：在所述掩模制造厂实施所述分解步骤之前，基于器件标准和工艺标准中的至少一种标记所述设计布局的部件，所述标记的步骤包括：

用第一标记来标记第一部件，所述第一部件指示所述第一部件将要包含在第一光掩模上；

用第二标记来标记第二部件，所述第二部件指示所述第二部件将要包含在第二光掩模上；

用拼接标记来标记拼接位置；以及

遮盖所述设计布局上将不被分解的部分。

6.根据权利要求5所述的方法，其中，所述将指示提供给掩模制造厂的步骤进一步包括：基于设计标准标记所述设计布局的部件；

其中，所述设计标准包括光学邻近校正、临界尺寸以及覆盖的设计规则。

7.根据权利要求5所述的方法，其中，所述将指示提供给制造厂以将所述暴露图案分解为多个光掩模的步骤包括：所述制造厂将所述设计布局分解为两个布局部分，一个所述布局部分与所述第一光掩模相关联，另一个所述布局部分与所述第二光掩模相关联，并且进一步包括：制造所述第一光掩模和所述第二光掩模。

8.根据权利要求5所述的方法，其中，所述标记的步骤包括：用相同的标记来标记形状类似的部件；以及用相同的标记来标记尺寸类似的部件。

9.根据权利要求5所述的方法，进一步包括：利用所述第一光掩模、第一蚀刻工艺、所述第二光掩模、第二蚀刻工艺来将所述暴露图案转印到所述半导体器件的器件层上。

10.一种用于半导体器件的器件图案的设计布局，所述设计布局包括：

计算机可读电子存储介质，包括半导体器件水平面的暴露图案的电子文件，所述暴露图案包含设计布局；

所述设计布局包括多个部件，所述多个部件通过组合形成所述暴露图案，所述标记指示将要形成在多个光掩模中的特定一个光掩模上的所述多个部件中的部件，所述多个光掩模通过组合提供所述暴露图案；

其中，所述设计布局的第一部件包括指示所述第一部件将要形成在第一光掩模上的第一标记，第二部件带有第二标记，所述第二标记指示所述第二部件将要形成在第二光掩模上，拼接位置包括拼接标记，并且遮盖标记指示所述设计布局中将不被分解的部分；

其中，

用所述第一标记来标记将要处于相同的工艺条件下的所有部件；或者

用所述第一标记来标记基本上确定器件速度的所有部件。