[发明专利]嵌入传送栅

说明书

技术领域

本发明大体上涉及图像传感器，且尤其但非排他地，涉及互补金属氧化物半导体(“CMOS”)图像传感器。

背景技术

图像传感器已变得普遍存在。图像传感器广泛地用在数字静态相机、蜂窝式电话、安全相机、医学、汽车及其它应用中。用于制造图像传感器(且更具体地，CMOS图像传感器(“CIS”))的技术已持续大步前进。举例而言，对较高分辨率及较低功耗的需求已助长了图像传感器的进一步小型化及整合。因此，图像传感器的像素阵列中的像素的数目已增加，而每一像素单元的大小已减小。

通常，图像传感器的每一像素包括诸如光电二极管的感光元件，以及用于自感光元件读出信号的一个或多个晶体管。随着像素单元尺寸减小，晶体管尺寸亦减小。传送晶体管通常用在具有四晶体管设计的像素中。传送晶体管将感光元件与像素电路的剩余部分分隔开，其中传送晶体管形成在感光元件与浮动节点之间。

在一些应用中，希望按比例缩小传送晶体管以使其具有短栅极长度以便实现较大整合及增强的像素填充因子。短传送栅长度可能增加感光元件与浮动节点之间的穿通的可能性。在传送晶体管之下的沟道耗尽且环绕漏极的耗尽区延伸穿过该沟道至源极以形成单个相连的耗尽区(有害事件)时，发生穿通。另一方面，较长的传送栅长度可减少常规像素中穿通的发生，常规像素使用在平坦氧化物/硅衬底上形成的N+多晶硅传送栅。然而，较长的传送栅长度可能引起诸如成像滞后(image lag)、低灵敏度及低全阱容量的问题。

附图简述

参看以下附图描述本发明的非限制性及非详尽实施例，其中除非另有指定，否则贯穿各个视图，相同附图标记指代相同部分。

图1A为说明根据实施例的成像系统的功能框图。

图1B为说明根据实施例的成像系统内的两个4T像素的像素电路的电路图。

图2为图像传感器的常规像素单元的横截面图，其说明感光区及浮动节点。

图3A为根据实施例的包括具有自对准穿通阻挡件的嵌入传送栅的像素单元的横截面图。

图3B为根据实施例的包括嵌入传送栅的背侧照明(“BSI”)像素单元的横截面图。

图4为根据实施例的包括具有自对准穿通阻挡件的P+/N+双元件嵌入传送栅的像素单元的横截面图。

图5A为根据实施例的像素单元的平面图，其说明具有嵌入传送栅的感光区、传送晶体管及复位晶体管。

图5B为基本上沿图5A中的截面线A-A′截取的图5A的像素单元的横截面图。

图6A为根据实施例的像素单元的平面图，其说明具有嵌入传送栅的感光区、传送晶体管及复位晶体管。

图6B为基本上沿图6A中的截面线B-B′截取的图6A的像素单元的横截面图。

具体实施方式

本文中描述用于CMOS图像传感器(“CIS”)的装置及系统的实施例。在以下描述中，陈述众多具体细节以提供对诸实施例的透彻理解。然而，本领域技术人员将认识到，本文中所描述的技术可在无诸具体细节中的一个或多者的情况下加以实践或以其它方法、组件、材料等来加以实践。在其它情况下，不详细展示或描述熟知结构、材料或操作以避免混淆某些方面。

遍及本说明书对“一实施例”或“一项实施例”的提及意味着结合该实施例所描述的特定特征、结构或特性包括在本发明的至少一实施例中。因此，在本说明书全文各处的短语“在一实施例中”或“在一项实施例中”的出现未必均指同一实施例。此外，可在一个或多个实施例中以任何合适方式组合特定特征、结构或特性。方向术语(诸如，“顶部”、“底部”、“在...之下”)是在参考所描述的附图的取向来使用的。

图1A为说明根据本发明的实施例的成像系统100的框图。成像系统100的所说明实施例包括像素阵列105、读出电路110、功能逻辑115及控制电路120。

像素阵列105为成像传感器或像素(例如，像素P1、P2、...、Pn)的二维(“2D”)阵列。在一实施例中，每一像素为互补金属氧化物半导体(“CMOS”)成像像素。像素可实现为背侧照明像素或前侧照明像素。如所说明，将每一像素排列成行(例如，行R1至Ry)及列(例如，列C1至Cx)以获取人、地点或对象的图像数据，该图像数据接着可用来呈现人、地点或对象的2D图像。