[发明专利]金属互连线的制造方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种金属互连线的制造方法。

背景技术

随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。

随着栅极工艺进入了一个新的阶段，最早达到极限的部分就是组成半导体器件的栅极氧化层，又称栅介质层，现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。

因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构-金属栅极。一般的，在形成具有金属栅极的半导体器件结构后，继而在半导体器件上制造金属互连线，将需要电性引出的半导体器件的有源区及栅极电性引出。

如图1所示，其为现有技术中金属互连线19的结构示意图，图1表示了几种金属互连线19的形成方式，例如，金属互连线19单独将有源区10中金属硅化物区13引出、金属互连线19单独将金属栅极12引出、以及金属互连线19并连引出有源区10中金属硅化物区13和金属栅极12，其他引出方式亦根据实际工艺确定。

如图2所示，其为现有技术中金属互连线制造过程中的结构示意图，形成金属互连线的步骤如下：首先在半导体衬底10上形成金属栅极12，并在金属栅极12两侧的半导体衬底10中形成有金属硅化物区13；接着，在半导体衬底10和金属栅极12上形成层间介质层17，并利用光刻和刻蚀工艺，刻蚀层间介质层17，以形成开口(via)20，暴露出半导体衬底10和金属栅极12；然后，沉积金属层填充所述开口20，以形成金属互连线，从而将需要引出的金属栅极12及半导体衬底10中的金属硅化物区13电性引出。

然而，在实际制造工艺过程中，金属栅极12表面暴露于空气的部分易于被氧化，在金属栅极12上形成一层金属氧化层14。金属氧化层14阻挡后续沉积金属互连线层与金属栅极12的电性连接，导致半导体器件的异常断开的情况发生。因此，在形成金属互连线之前需要去除金属氧化层14。一般的，可以在沉积金属层之前，利用氩等离子束溅射，以去除金属栅极12上的金属氧化层14暴露出金属栅极12。然而，氩等离子束溅射同样会去除位于有源区11中的金属硅化物区13，减薄金属硅化物区13的厚度，同样影响金属互连线对有源区11的电性引出，同样导致半导体器件的异常断开的情况发生。

发明内容

本发明的目的是提供一种金属互连线的制造方法，以保护有源区中的金属硅化物区，提高金属栅极与金属互连线，以及有源区与金属互连线的电连特性。

为解决上述问题，本发明提供一种金属互连线的制造方法，提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖应力层和第一层间介质层；进行第一次化学机械研磨，直至暴露所述虚设栅极；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；刻蚀所述第二层间介质层和第一层间介质层形成开口，所述开口中暴露所述金属氧化层和应力层；去除所述开口中暴露的金属氧化层和应力层；在所述开口中形成金属互连线。

较佳的，所述第二层间介质层包括氧化层以及覆盖所述氧化层的保护层。

较佳的，所述保护层的材质为氮化硅，碳氮化硅、氮化钛、氮化钽、单质钛或单质钽中的一种或其组合。

较佳的，所述保护层的厚度为100埃～300埃。

进一步的，在形成所述开口的步骤中，包括：

在所述第二层间介质层表面形成图案化的抗刻蚀层；

以抗刻蚀层为掩膜，刻蚀所述第二层间介质层和第一层间介质层；

去除所述抗刻蚀层。

进一步的，所述抗刻蚀层包括底部抗反射涂层和位于所述底部抗反射层上的光刻胶层。

进一步的，在所述开口中形成金属互连线的步骤，包括：