[发明专利]用FPGA实现KLT变换的方法

权利要求书

1.一种用FPGA实现一维KLT变换的方法，包括如下步骤：

(1.1)将大小为4×4的图像残差矩阵按行展成一维列向量，离线训练后得到大小为16×16的KLT矩阵，将它们存储在FPGA中的8个双端口RAM中；

(1.2)控制8个双端口RAM的端口，在每个时钟周期内将每个RAM的地址同时加1，并令两个输出端同时输出，使每个时钟周期内读出变换矩阵的一个行向量；

(1.3)将残差列向量的系数和读出的变换矩阵行向量的系数同时送入FPGA中的“DSP48E单元”进行乘加运算，即可得到变换结果向量中的一个系数；

(1.4)重复步骤(1.2)和(1.3)，即从RAM中读出变换矩阵下一行的系数与残差列向量的系数进行乘加运算，直到变换结果向量的16个数据计算完毕。

2.一种用FPGA实现二维KLT变换的方法，包括如下步骤：

(2.1)对大小为16×16的图像残差矩阵X进行离线训练，得到大小为16×16的KLT行变换矩阵R和大小为16×16的KLT列变换矩阵C，将行变换矩阵R存储在第一组的8个双端口RAM中，记为RAM₁，将列变换矩阵C存储在第二组的8个双端口RAM中，记为RAM₂；

(2.2)控制存储行变换矩阵R的RAM₁的地址端，并令RAM₁的输出端同时输出数据，使每个时钟周期内读出行变换矩阵R的一个列向量；

(2.3)将残差矩阵X行向量的系数与读出的行变换矩阵R列向量的系数同时送入FPGA中的“DSP48E单元”进行乘加运算，得到的结果为中间矩阵M的系数，该中间矩阵M的系数以行的顺序串行输出；

(2.4)开辟一个新的双端口RAM，记为RAM_M，将输出的中间矩阵M的系数从RAM_M的A端口写入，当256个系数全部写入完毕，产生一个脉冲指示信号；

(2.5)在步骤(2.4)产生的脉冲信号指示下，控制存储中间矩阵M的RAM_M的B端口地址端，使该中间矩阵M的系数按列的顺序串行读出；

(2.6)在步骤(2.4)产生的脉冲信号指示下，控制存储列变换矩阵C的RAM₂的地址端，并令RAM₂的输出端同时输出数据，使每个时钟周期内读出列变换矩阵C的一个列向量；

(2.7)将由步骤(2.5)产生的中间矩阵M的系数和由步骤(2.6)产生的列变换矩阵C列向量的系数同时送入FPGA中的“DSP48E单元”进行乘累加运算，得到最终的变换结果矩阵，该矩阵在每17个时钟周期内输出一个列向量。

3.根据权利要求1所述的用FPGA实现一维KLT变换的方法，其中步骤(1.3)所述的将残差列向量的系数和读出的变换矩阵行向量的系数同时送入FPGA中的“DSP48E单元”进行乘加运算，按照如下步骤进行：

(1.3a)将变换矩阵行向量的系数与残差列向量的系数同时送入“DSP48E单元”内部的输入寄存器组REG_in中保存；

(1.3b)从输入寄存器组REG_in中取出变换矩阵行向量的系数与残差列向量的系数，并将它们对应相乘，得到16个乘积，保存至寄存器组REG_mul中；

(1.3c)从寄存器组REG_mul中取出16个乘积，分成4组，对每组的4个数求和，得到4个和值，保存至寄存器组REG_add中；

(1.3d)从寄存器组REG_add中取出被保存的4个和值再次相加，得到1个和值，并将该和值经过一级输出寄存器REG_out后输出。

4.根据权利要求2所述的用FPGA实现二维KLT变换的方法，其中步骤(2.2)所述的控制存储行变换矩阵R的RAM₁的地址端，按照如下步骤进行：

(2.2a)在每个时钟周期内对RAM₁的地址加1，重复进行16个时钟周期；

(2.2b)在下一个时钟周期内保持RAM₁的地址不变；

(2.2c)重复步骤(2.2a)～步骤(2.2b)16次。