[发明专利]用FPGA实现KLT变换的方法

说明书

技术领域

本发明属于数字信号处理技术领域，涉及图像压缩编码的实现方法，可应用于通过硬件实现图像压缩编码的变换部分。

背景技术

图像压缩编码的主要步骤是：首先将图像划分成多个宏块，然后以宏块为单位进行模式预测、变换、量化以及熵编码。模式预测是根据当前宏块上方和左方的宏块的重构像素值来计算预测像素值的。实际像素值与预测值的差称作残差，残差数据仍然存在着可以开发的相关性。

KLT作为一种依赖于数据特性的最优变换，与其它变换方法相比，它根据图像残差特性离线训练出的变换矩阵，能够更充分发掘残差数据中存在的规律性和相关性，从而提高压缩性能，所以目前在数字信号处理及通信中得到了越来越广泛的应用。但是KLT变换要进行复杂的矩阵乘法运算且变换系数大，在要求实时处理及延时较小的高性能图像压缩变换硬件系统中，KLT变换成为瓶颈。

采用传统的执行方法在FPGA上进行KLT变换，会导致运算效率低，占用资源大以及数据吞吐率小，因此有必要从FPGA硬件实现的角度出发，发明一种快速高效的实现KLT变换的方法。

发明内容

本发明的目的在于克服上述已有技术的不足，提出一种用FPGA实现KLT变换的方法，从而满足图像压缩编码实时性和高性能的要求。

为实现上述目的，本发明提出如下两种技术方案：

技术方案1.用FPGA实现一维KLT变换的方法，包括如下步骤：

(1.1)将大小为4×4的图像残差矩阵按行展成一维列向量，离线训练后得到大小为16×16的KLT矩阵，将它们存储在FPGA中的8个双端口RAM中；

(1.2)控制8个双端口RAM的端口，在每个时钟周期内将每个RAM的地址同时加1，并令两个输出端同时输出，使每个时钟周期内读出变换矩阵的一个行向量；

(1.3)将残差列向量的系数和读出的变换矩阵行向量的系数同时送入FPGA中的“DSP48E单元”进行乘加运算，即可得到变换结果向量中的一个系数；

(1.4)重复步骤(1.2)和(1.3)，即从RAM中读出变换矩阵下一行的系数与残差列向量的系数进行乘加运算，直到变换结果向量的16个数据计算完毕。

技术方案2.用FPGA实现二维KLT变换的方法，包括如下步骤：

(2.1)对大小为16×16的图像残差矩阵X进行离线训练，得到大小为16×16的KLT行变换矩阵R和大小为16×16的KLT列变换矩阵C，将行变换矩阵R存储在第一组的8个双端口RAM中，记为RAM₁，将列变换矩阵C存储在第二组的8个双端口RAM中，记为RAM₂；

(2.2)控制存储行变换矩阵R的RAM₁的地址端，并令RAM₁的输出端同时输出数据，使每个时钟周期内读出行变换矩阵R的一个列向量；

(2.3)将残差矩阵X行向量的系数与读出的行变换矩阵R列向量的系数同时送入FPGA中的“DSP48E单元”进行乘加运算，得到的结果为中间矩阵M的系数，该中间矩阵M的系数以行的顺序串行输出；

(2.4)开辟一个新的双端口RAM，记为RAM_M，将输出的中间矩阵M的系数从RAM_M的A端口写入，当256个系数全部写入完毕，产生一个脉冲指示信号；

(2.5)在步骤(2.4)产生的脉冲信号指示下，控制存储中间矩阵M的RAM_M的B端口地址端，使该中间矩阵M的系数按列的顺序串行读出；

(2.6)在步骤(2.4)产生的脉冲信号指示下，控制存储列变换矩阵C的RAM₂的地址端，并令RAM₂的输出端同时输出数据，使每个时钟周期内读出列变换矩阵C的一个列向量；

(2.7)将由步骤(2.5)产生的中间矩阵M的系数和由步骤(2.6)产生的列变换矩阵C列向量的系数同时送入FPGA中的“DSP48E单元”进行乘累加运算，得到最终的变换结果矩阵，该矩阵在每17个时钟周期内输出一个列向量。

本发明与现有技术相比具有以下优点：

第一，本发明将数据量庞大的KLT变换矩阵通过初始化存储在双端口RAM组中，有效减少了查找表的使用，提高了读取变换矩阵系数的速度。