[发明专利]鳍状晶体管与其制作方法

说明书

技术领域

本发明涉及一种鳍状晶体管以及其制作方法，特别来说，是涉及一种具有嵌入式鳍状结构的鳍状晶体管以及其制作方法。

背景技术

近年来，随着各种消费性电子产品不断的朝小型化发展，半导体元件设计的尺寸亦不断缩小，以符合高集成度、高效能和低耗电的潮流以及产品需求。

然而，随着电子产品的小型化发展，现有的平面晶体管(planar transistor)已经无法满足产品的需求。因此，目前发展出一种非平面晶体管(non-planar)的鳍状晶体管(Fin-FET)技术，其具有立体的栅极沟道(channel)结构，可有效减少基底的漏电、降低短沟道效应，并具有较高的驱动电流。但由于鳍状晶体管是属于立体的结构，较传统结构复杂，制造难度也偏高，一般通常是在硅绝缘(silicon-on-insulator，SOI)基底上形成，若要相容于现有的硅基底工艺则有一定的难度。

因此，还需要一种新颖的鳍状晶体管装置的制作方法。

发明内容

本发明于是提出一种鳍状晶体管结构以及其制作方法，可应用于一般硅基底，且具有良好的产品品质。

根据实施例，本发明提供一种鳍状晶体管的制作方法。首先提供基底，并在基底上形成掩模层。接着于掩模层以及基底中形成第一沟槽，并在第一沟槽中形成半导体层。然后移除掩模层，使得半导体层形成鳍状结构嵌入在基底中且突出于基底上。最后，形成栅极于鳍状结构上。

根据另一实施例，本发明提供了一种鳍状晶体管的结构，包括基底、鳍状结构、栅极介电层以及栅极层。鳍状结构嵌入在基底中，并突出于基底上。栅极介电层覆盖在鳍状结构的表面，且栅极覆盖在栅极介电层上。

本发明以选择性外延生长工艺来形成鳍状结构，配合渐缩角度的侧壁以及循环退火工艺，可以确保鳍状结构的品质，进而提高产品的良率。另一方面，相较于已知鳍状晶体管大多在硅绝缘基底上形成，本发明提供的方法可在一般硅基底上操作，更增加了工艺的弹性。

附图说明

图1至图11绘示了本发明鳍状晶体管的制作方法示意图。

图12绘示了本发明鳍状晶体管的结构示意图。

附图标记说明

300    基底                314    底部抗反射层

302    物质层              316    图案化光致抗蚀剂层

304    掩模层              318    第二沟槽

306    底部抗反射层        320    绝缘层

308    图案化光致抗蚀剂层  321    浅沟槽隔离

310    第一沟槽            322    栅极介电层

312    半导体层            324    栅极层

313    鳍状结构            326    鳍状晶体管

313a   源极区              328    有源区

313b   漏极区

具体实施方式

为使本领域一般技术人员能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合附图，详细说明本发明的构成内容及所欲达成的功效。

首先，请参考图12，所绘示为本发明鳍状晶体管的结构示意图。如图12所示，本发明的鳍状晶体管326设置于被浅沟槽隔离321所包围的有源区中。鳍状晶体管326包括基底300、至少一鳍状结构(fin structure)313、物质层302、栅极介电层322以及栅极层324。基底300例如是一块硅基底(bulk silicon)或锗(Ge)基底，也可以是硅绝缘(silicon-on-insulator，SOI)基底。物质层302设置于基底300上方，在本发明优选实施例中，物质层302包括二氧化硅(SiO₂)。