[发明专利]SOI型MOS晶体管的测试结构及其的形成方法

权利要求书

1.一种SOI型MOS晶体管的测试结构，所述测试结构用于衡量所述SOI型MOS晶体管内体接触方式抑制浮体效应的效果，所述SOI型MOS晶体管包括第一顶层硅，位于所述第一顶层硅表面的栅极结构，分别位于所述栅极结构两侧第一顶层硅内的源区、漏区及体接触区，其特征在于，所述测试结构包括：

第二顶层硅；位于所述第二顶层硅内的第一掺杂区，及分别位于所述第一掺杂区两侧的第二掺杂区，所述第一掺杂区和第二掺杂区通过第二浅隔离区进行隔离，所述第一掺杂区和所述源区及漏区均掺杂有第一离子，且具有相同的离子分布；所述第二掺杂区与所述体接触区均掺杂有第二离子，且具有相同的离子分布。

2.根据权利要求1所述测试结构，其特征在于，所述第一离子与第二离子的导电类型相反。

3.根据权利要求1所述测试结构，其特征在于，所述体接触区位于所述源区或漏区的与所述栅极结构相对一侧的第一顶层硅内，或者所述体接触区分别位于所述源区与所述栅极结构相对一侧的第一顶层硅内及所述漏区与所述栅极结构相对一侧的第一顶层硅内。

4.根据权利要求1所述测试结构，其特征在于，所述测试结构还包括测试电路，所述测试电路与所述两侧的第二掺杂区电连接，用以测试所述两侧的第二掺杂区之间第二顶层硅的电阻数值，以衡量所述SOI型MOS晶体管内体接触区抑制浮体效应的效果。

5.根据权利要求4所述测试结构，其特征在于，所述测试电路与所述第一掺杂区电连接，以施加不同的反向偏置电压，用以测试所述两侧的第二掺杂区之间第二顶层硅在不同反向偏置电压下的电阻数值，衡量所述SOI型MOS晶体管内体接触区抑制浮体效应的效果。

6.根据权利要求1所述测试结构，其特征在于，所述SOI型MOS晶体管的源区/漏区与所述体接触区之间形成有第一浅隔离区，所述第一浅隔离区和所述测试结构的第二浅隔离区具有相同的尺寸。

7.根据权利要求1所述测试结构，其特征在于，所述第一离子的浓度范围为1.0E18～1.0E20atom/cm³，所述第二离子的浓度范围为1.0E18～1.0E20atom/cm³。

8.根据权利要求1所述测试结构，其特征在于，所述第一顶层硅与所述第二顶层硅掺杂有相同离子浓度的第三离子，所述第三离子的导电类型与所述第二离子的导电类型相同，所述第三离子的浓度范围为1.0E12～1.0E15atom/cm³。

9.一种SOI型MOS晶体管的测试结构的形成方法，包括：

提供第一基底和第二基底，在所述第一基底表面形成第一顶层硅及在所述第二基底表面形成第二顶层硅；

在所述第一顶层硅表面形成栅极结构；

在第一掺杂环境中进行离子掺杂，形成位于所述栅极结构两侧第一顶层硅内的源区和漏区，及位于所述第二顶层硅内的第一掺杂区；

在第二掺杂环境中进行离子掺杂，形成位于所述源区或/和漏区的与所述栅极结构相对一侧的体接触区，及位于所述第二顶层硅内的第二掺杂区，所述第一掺杂区位于所述两个第二掺杂区之间的第二顶层硅内。

10.根据权利要求9所述测试结构的形成方法，其特征在于，所述第一掺杂环境中进行掺杂的离子为第一离子，所述第二掺杂环境中进行掺杂的离子为第二离子，所述第一离子的导电类型与第二离子的导电类型相反。

11.根据权利要求9所述测试结构的形成方法，其特征在于，还包括形成第一浅隔离区和第二浅隔离区，所述第一浅隔离区位于所述体接触区与所述源区或漏区之间，所述第二浅隔离区位于所述第一掺杂区和第二掺杂区之间。

12.根据权利要求11所述测试结构的形成方法，其特征在于，所述第一浅隔离区和所述第二浅隔离区同时形成，且具有相同的尺寸。

13.根据权利要求10所述测试结构的形成方法，其特征在于，所述第一离子的浓度范围为1.0E18～1.0E20atom/cm³，所述第二离子的浓度范围为1.0E18～1.0E20atom/cm³。

14.根据权利要求9所述测试结构的形成方法，其特征在于，还包括对所述第一顶层硅与所述第二顶层硅进行第三离子的掺杂，所述第三离子的导电类型与所述第二离子的导电类型相同，所述第三离子的浓度范围为1.0E12～1.0E15atom/cm³。