[发明专利]电平移位器电路以及显示器驱动电路

说明书

相关申请的交叉引用

本申请基于2010年8月16日提出的日本专利申请No.2010-181535并要求其优先权的权益，其全部公开内容通过引用结合于此。

技术领域

本发明涉及电平移位器电路以及显示器驱动电路，其执行将输入信号变换为比输入信号具有更大振幅的输出信号的变换。

背景技术

近年来，在显示设备领域，已经开发出各种显示方法的设备，例如液晶显示器以及使用有机EL元件的显示器。这些显示设备要求更高的图像质量以及更高灰度级别，因此倾向于增大扫描信号的电压振幅和显示设备的灰度信号。因此，驱动显示面板的扫描线的行驱动器(扫描驱动器)以及通过灰度信号驱动显示面板的数据线的列驱动器(数据驱动器)的每个输出单元都需要更高的电压。

另一方面，由显示器控制器提供给行驱动器以及列驱动器的各种控制信号以及视频数据信号需要线的数目少并具有高速传送和低EMI(电磁干扰)等。因此，倾向于降低这些信号的振幅。而且在行驱动器和列驱动器内部，采用微型化处理以便抑制逻辑电路面积的增加，该逻辑电路处理随更高分辨率以及更高灰度等级而增加的数据。因此，倾向于降低这些逻辑电路的电源电压。

具体来说，对于行驱动器以及列驱动器来说，输入单元需要较低电压(例如1.5至2.0V)，而输出单元需要较高电压(例如12至20V)。尤其是用于驱动DA(数-模)变换器的高耐压开关的电平移位器电路的数目根据输出数目和显示器驱动电路的灰度等级而增加。因此电平移位器电路需要更小的面积、更低的功耗以及更快的操作速度。

发明内容

图10是电路图(参见日本未审专利申请公开No.2000-174610)，其示出电平移位器的实例。图10中所示的电平移位器电路111包括反相器电路INV101、INV102；N沟道MOS晶体管(NMOS晶体管)121和122以及P沟道MOS晶体管(PMOS晶体管)131、132和134。电源电位VDDH从电源线141提供至电平移位器电路111，且电源电位VDDL从电源线142提供至电平移位器电路111。电源电位VDDH高于电源电位VDDL。电源电位VDDH通过PMOS晶体管134提供至节点X。

输入信号IN输入至反相器电路INV101。反相的输入信号IN被提供给反相器电路INV102和NMOS晶体管122的栅极。反相的输入信号IN进一步通过反相器电路INV102被反相，并被提供至NMOS晶体管121的栅极。即，输入信号IN被提供给NMOS晶体管121的栅极，而反相的输入信号IN被提供给NMOS晶体管122的栅极。

当输入信号IN处于高电平(VDDL)时，NMOS晶体管121的栅极将处于高电平(VDDL)，且NMOS晶体管121将处于导通(ON)状态。此外，NMOS晶体管122的栅极将处于低电平(GND)，且NMOS晶体管122将处于截止(OFF)状态。因为NMOS晶体管121处于导通状态，所以节点Y连接至地电位的电源线143并将最终处于低电平(GND)。当节点Y处于低电平(GND)时，PMOS晶体管132的栅极也将处于低电平(GND)，且PMOS晶体管132将处于导通状态。那么，节点X和Z连接，节点Z将处于高电平(VDDH)，且输出信号OUT将处于高电平(VDDH)。

另一方面，当输入信号IN从高电平(VDDL)变为低电平(GND)时，NMOS晶体管122的栅极将处于高电平(VDDL)，且NMOS晶体管122将处于导通状态。NMOS晶体管121的栅极将处于低电平(GND)，且NMOS晶体管121将处于截止状态。因为NMOS晶体管122处于导通状态，所以节点Z连接至地电位的电源线143，且节点Z将最终处于低电平(GND)。当节点Z处于低电平(GND)时，PMOS晶体管131的栅极将处于低电平(GND)，且PMOS晶体管131将处于导通状态。那么，节点X和Y连接，节点Y将处于高电平(VDDH)，且输出信号OUTB将处于高电平(VDDH)。