[发明专利]半导体存储器件及其控制方法

说明书

本申请是申请日为2008年7月17日、申请号为200880006654.8、发明名称为“半导体存储器件及其控制方法”的申请的分案申请。

技术领域

本发明涉及半导体存储器件及其控制方法，例如，涉及非易失性地存储信息并具有纠错电路的存储器件，和控制该存储器件的方法。

背景技术

在某些非易失性存储器件中，控制数据存储的物理量的状态随着时间的流逝而改变。如果经过的时间到达预定长度，则数据可能丢失。存在各种类型的具有这种特性特征的存储器件。这种存储器件之一是，例如，使用具有所谓的层叠栅极结构的晶体管作为存储单元的非易失性半导体存储器件。

层叠的栅极结构包括顺序地堆叠在基底上的隧道绝缘膜，浮栅电极，电极间绝缘膜，和控制栅电极。为在存储单元中存储信息，通过隧道绝缘膜从基底向浮栅电极注入电子。在浮栅电极中累积的电荷保持信息。在浮栅电极中累积的电荷随着时间的经过，通过隧道绝缘膜漏向基底。因此，在存储单元中保持的信息可能随着时间的流逝而丢失(在信息中可能出现错误)。

如果从信息存储时间开始经过的时间短，则在信息中很少出现错误。另一方面，如果在信息存储之后经过了长时间，则在信息中出现错误的概率很高。具有多个这种存储单元的存储器件有时包括用于将错误的信息恢复到正确状态的纠错机制。

通常，为校正由于例如从信息记录开始经过了时间而在由多个位形成的数据中包括的若干错误，需要具有高纠错能力的校正机制。具有高纠错能力的校正机制具有大的电路规模且要求高功耗和长的处理时间。通常，为保证即使在从信息存储开始经过长时间之后也能恢复正确的信息，存储器件使用具有高纠错能力的校正机制。无论从信息存储开始经过的时间长度如何，高性能的纠错机制都能同样地发挥作用。

因此，即使在读取仅存储了短时间的信息时，也使用高性能的纠错机制。因为待读取的信息没有包括那么多的错误，因此高性能的纠错机制的使用是浪费的。这导致存储器件中功率的浪费。

为增强纠错能力，通常，需要纠错目标信息的大小是大的。例如，不对于512字节数据产生纠错码，而是，例如，对于通过级联多个512字节数据而获得的4k字节数据产生纠错码。这增强了纠错能力。但是，在该方法中，即使在读出512字节数据时，也总是必须读出4k字节数据。这也导致存储器件中功率的浪费。

关于该应用的现有技术的参考信息是JP-A 63-275225(KOKAI)。

在该参考中，公开了具有高纠错能力的校正设备。

发明内容

根据本发明的方面，提供了一种半导体存储器件，包括：半导体存储器，被配置为非易失性地存储用于检测多个数据项中的错误的多个检测码、用于校正多个第一数据块中的错误的多个第一校正码、用于校正第二数据块中的错误的第二校正码、以及所述第二数据块，所述第一数据块中的每一个包含数据项之一和相应的检测码，所述第二数据块包括所述第一数据块；第一校正器，被配置为使用第一校正码来校正第一数据块中的错误；检测器，被配置为使用所述检测码来检测由第一校正器校正的数据项中的错误，并产生表示在每个已校正的数据项中存在/不存在错误的第一错误信息；和第二校正器，被配置为使用第一错误信息和第二校正码，来校正已校正的数据项当中包括错误的若干个数据项中的错误，其中，第二校正码的纠错能力高于第一校正码的纠错能力。

根据本发明的方面，提供了一种控制半导体存储器件的方法，该半导体存储器件非易失性地存储用于检测多个数据项中的错误的多个检测码、用于校正多个第一数据块中的错误的多个第一校正码、用于校正第二数据块中的错误的第二校正码、以及所述第二数据块，所述第一数据块中的每一个包含数据项之一和相应的检测码，所述第二数据块包括所述第一数据块，该方法包括：使用第一校正码来校正第一数据块中的错误；使用所述检测码来检测被第一校正码校正的数据项中的错误，以产生表示在每个已校正的数据项中存在/不存在错误的第一错误信息；和使用第一错误信息和第二校正码，来校正已校正的数据项当中包含错误的若干个数据项中的错误，其中，第二校正码的纠错能力高于第一校正码的纠错能力。

根据本发明的方面，提供了半导体存储器件，包括：多个检测码产生器，被配置为分别产生多个检测码以检测多个数据项中的错误；多个第一校正码产生器，被配置为分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包括数据项之一和相应的检测码；第二校正码产生器，被配置为产生第二校正码以校正第二数据块中的错误，该第二数据块包括第一数据块；和半导体存储器，被配置为非易失性地存储第二数据块，第一校正码和第二校正码。