[发明专利]鳍式场效应管的结构及形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种鳍式场效应管的结构及形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的驱动电流也难以满足需求，器件性能的改善较为有限。

更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

发明内容

本发明解决的问题是提供一种增大驱动电流和改善器件性能的鳍式场效应管的结构及形成方法。

为解决上述问题，本发明提供了一种鳍式场效应管的结构，包括：

基底；

位于所述基底表面鳍部，所述鳍部包括两个位于所述基底表面、且相互分立的子鳍部，及位于两个子鳍部之间且与所述子鳍部接触的应力层，所述应力层的表面与所述子鳍部的表面齐平。

可选地，所述应力层的材料为SiGe或SiC。

可选地，所述子鳍部的材料为Si。

可选地，所述应力层的宽度为1-5nm，所述子鳍部的宽度为1-3nm。

可选地，所述应力层的宽度为3-4nm，所述子鳍部的宽度为2-3nm。

可选地，所述基底为绝缘体上硅或氧化硅。

一种鳍式场效应管的形成方法，包括：

提供基底；形成位于所述基底表面的硅薄膜；形成位于所述硅薄膜的表面的硬掩膜层；形成位于所述硬掩膜层表面的具有第一开口的图案层，所述第一开口定义出鳍部的形状；形成覆盖所述第一开口的侧壁的侧墙；

以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜，形成第二开口；

在所述第二开口内形成应力层，所述应力层的表面至少与所述硅薄膜的表面齐平；

形成位于所述应力层表面、且位于所述第二开口内的保护层；

去除所述图案层；

在去除所述图案层之后，形成与所述侧墙相对应的两个子鳍部。

可选地，所述应力层的材料为SiGe或SiC。

可选地，所述侧墙的宽度为1-3nm。

可选地，所述侧墙的宽度为2-3nm。

可选地，所述第二开口的宽度为1-5nm。

可选地，所述第二开口的宽度为3-4nm。

可选地，所述硬掩膜层的材料为氧化硅。

可选地，所述硬掩膜的形成工艺为热氧化工艺或化学气相沉积工艺。

可选地，所述图案层的材料为SiON。

可选地，所述图案层的形成工艺为等离子体沉积工艺。

可选地，所述侧墙的材料为SiN或多晶硅。

可选地，所述保护层的材料与所述侧墙的材料相同；或者所述保护层的材料与所述硬掩膜层的材料相同。

可选地，所述子鳍部的形成步骤为：以所述侧墙和保护层为掩膜，刻蚀所述硬掩膜层，形成第一结构；在形成所述第一结构之后，去除所述侧墙；以所述第一结构和保护层为掩膜刻蚀所述硅薄膜，形成子鳍部。

可选地，还包括：去除所述第一结构和保护层，形成鳍部。

与现有技术相比，本发明具有以下优点：

本发明实施例的鳍式场效应管的鳍部包括两个分立的子鳍部及位于两个子鳍部之间且与所述子鳍部接触的应力层。由于所述应力层的晶格常数不同于子鳍部的晶格常数，因此所述应力层会在沟道区内引入拉应力或压应力，从而提高了沟道区内载流子的迁移率，提高了鳍式场效应管的驱动电流，改善了器件的性能。