[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，所述半导体器件包括：

SOI晶片，其包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；

在SOI晶片中形成的相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区；以及

浅沟槽隔离，形成在所述相邻的MOSFET之间以隔开该相邻的MOSFET；

其中，每个MOSFET的背栅和背栅隔离区之间形成PN结。

2.根据权利要求1所述的半导体器件，所述相邻的MOSFET的背栅隔离区之间形成PN结。

3.根据权利要求1所述的半导体器件，其中所述浅沟槽隔离包括：

向下延伸至半导体衬底中的第一部分，用于隔开相邻的MOSFET的背栅；和

在绝缘埋层上方横向延伸的第二部分，用于隔开相邻的MOSFET的半导体层以限定MOSFET的有源区域；

所述第一部分的宽度小于所述第二部分的宽度。

4.根据权利要求1所述的半导体器件，其中所述浅沟槽隔离在所述绝缘埋层上方横向延伸，用于隔开相邻的MOSFET的半导体层以限定MOSFET的有源区域。

5.根据权利要求4所述的半导体器件，其中所述浅沟槽隔离还包括向下延伸至半导体衬底表面的部分。

6.根据权利要求1所述的半导体器件，所述背栅邻接于所述绝缘埋层。

7.根据权利要求1所述的半导体器件，所述背栅与所述绝缘埋层相隔一定距离。

8.根据前述权利要求任一项所述的半导体器件，每个所述MOSFET还包括：

栅叠层，位于所述半导体层上；

源区和漏区，形成于所述半导体层中且位于所述栅叠层外侧；

沟道区，形成于所述半导体层中且夹在所述源区和漏区之间。

9.根据权利要求8所述的半导体器件，每个所述MOSFET还包括与所述源区和漏区电连接的源/漏导电通道，以及与所述背栅电连接的背栅导电通道。

10.一种半导体器件的制造方法，所述方法包括以下步骤：

提供SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；

在SOI晶片中形成浅沟槽隔离以隔开相邻的MOSFET；

在SOI晶片中形成相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区，并且，每个MOSFET的背栅和背栅隔离区之间形成PN结。

11.根据权利要求10所述的方法，其中，所述相邻的MOSFET的背栅隔离区之间形成PN结。

12.根据权利要求10所述的方法，所述形成相邻的MOSFET步骤包括：

用第一掺杂剂对所述半导体衬底的第一区域进行较深的第一离子注入以在半导体衬底的较深位置形成第一MOSFET的背栅隔离区；

用第二掺杂剂对所述半导体衬底的第一区域进行较浅的第二离子注入以在半导体衬底的较浅位置形成所述第一MOSFET的背栅，所述第二掺杂剂与所述第一掺杂剂是相反的类型。

13.根据权利要求12所述的方法，所述形成相邻的MOSFET步骤还包括：

用第三掺杂剂对所述半导体衬底的与第一区域相邻的第二区域进行较深的第三离子注入以在半导体衬底的较深位置形成第二MOSFET的背栅隔离区；

用第四掺杂剂对所述半导体衬底的第二区域进行较浅的第四离子注入以在半导体衬底的较浅位置形成第二MOSFET的背栅，所述第三掺杂剂与所述第一掺杂剂是相反的类型，所述第四掺杂剂与所述第一掺杂剂是相同的类型。

14.根据权利要求10所述的方法，所述形成浅沟槽隔离的步骤包括：

对SOI晶片进行构图以形成浅沟槽隔离的第一部分，该第一部分向下延伸至半导体衬底中以达到隔开相邻的MOSFET的背栅的深度；

继续对SOI晶片进行构图以形成浅沟槽隔离的第二部分，该第二部分在绝缘埋层上方横向延伸以隔开相邻的MOSFET的半导体层；

所述第一部分的宽度小于所述第二部分的宽度。