[发明专利]半导体装置及半导体装置的制造方法

说明书

关联申请的参照

本申请享受2010年8月31日申请的日本专利申请编号2010-195026的优先权，该日本专利申请的全部内容在本申请中援用。

技术领域

一般地说，本实施例涉及半导体装置及半导体装置的制造方法。

背景技术

为了实现半导体装置的高集成化和高功能化，要求动作速度的提高和存储器的大容量化。相应地，在半导体基板上的再布线形成过程中，也要求10um间距以下的微细的再布线。

再布线的间距若微细化，则有在再布线间发生泄漏的危险。另外，在再布线上进一步形成布线和凸点等时的余量减少，光刻加工变得困难。

发明内容

根据实施例，设置半导体基板、再布线和表面层。半导体基板上形成了布线及焊盘电极。再布线在所述半导体基板上形成。表面层比所述再布线更宽。

附图说明

图1(a)～(e)是第1实施例的半导体装置的制造方法的截面图。

图2(a)～(d)是第1实施例的半导体装置的制造方法的截面图。

图3(a)～(c)是第1实施例的半导体装置的制造方法的截面图。

图4(a)～(b)是第1实施例的半导体装置的制造方法的截面图。

图5(a)～(b)是第1实施例的半导体装置的制造方法的截面图。

图6(a)～(b)是第1实施例的半导体装置的制造方法的截面图。

图7是第2实施例的半导体装置的概略构成的截面图。

具体实施方式

以下，参照附图说明实施例的半导体装置及半导体装置的制造方法。另外，这些实施例不限定本发明。

(第1实施例)

图1(a)～(e)、图2(a)～(d)、图3(a)～(c)、图4(a)～(b)、图5(a)～(b)及图6(a)～(b)是第1实施例的半导体装置的制造方法的截面图。

图1(a)中，在基体材料层1上形成焊盘电极2a及布线2b的同时，以覆盖焊盘电极2a及布线2b的方式形成保护膜3。另外，在保护膜3形成使焊盘电极2a露出的开口部3a及使布线2b的一部分露出的开口部3b。

另外，作为基体材料层1，例如，可以采用形成了逻辑电路或DRAM等的集成电路的半导体基板。另外，焊盘电极2a及布线2b的材料例如可以采用以Al或Al为主要成分的金属。另外，保护膜3的材料例如可以采用硅氧化膜或硅酸氮化膜或硅氮化膜等的无机绝缘体。

接着，如图1(b)所示，通过在保护膜3上涂覆感光性树脂等，在保护膜3上形成缓冲层4。另外，作为缓冲层4的材料，例如可以采用聚酰亚胺系树脂。为了减少晶片应力，也可以采用硬化温度比聚酰亚胺系树脂低的丙烯酸系树脂或苯酚系树脂。

接着，如图1(c)所示，采用光刻技术，在缓冲层4形成使焊盘电极2a及布线2b的一部分分别露出的开口部4a、4b。

接着，如图1(d)所示，通过采用溅射、电镀、CVD、ALD或蒸镀等的方法，在焊盘电极2a、布线2b、保护膜3及缓冲层4上形成基底阻挡金属膜5。另外，作为基底阻挡金属膜5，例如可以采用Ti和其上的Cu的层叠构造。另外，也可以取代Ti，采用TiN、TiW、W、Ta、Cr、Co等的材料。也可以取代Cu，采用Al、Pd、Au、Ag等的材料。

接着，如图1(e)所示，采用旋涂等的方法，在基底阻挡金属膜5上形成光刻胶膜6。

接着，如图2(a)所示，通过进行光刻胶膜6的曝光及显影，在光刻胶膜6形成开口部6a～6c。另外，开口部6a可在焊盘电极2a上配置，开口部6b可在缓冲层4上配置，开口部6c可在布线2b上配置。

接着，如图2(b)所示，通过电解电镀在开口部6a～6c埋入第1导体，隔着基底阻挡金属膜5在焊盘电极2a、缓冲层4及布线2b上分别形成再布线7a～7c。而且，通过电解电镀在开口部6a～6c埋入第2导体，在再布线7a～7c上分别形成表面层8a～8c。这里，再布线7a可以用于与焊盘电极2a的连接。再布线7c可以用于与布线2b的连接。再布线7b可以用于缓冲层4上的再布线7a、7c的回绕等。

另外，表面层8a～8c可以采用蚀刻耐性比再布线7a～7c高的材料，再布线7a～7c相对于表面层8a～8c的蚀刻选择比优选在1以上。例如，再布线7a～7c的材料可以选择以Cu或Cu为主要成分的金属，表面层8a～8c的材料可以从Ni、Mn、Ta、Zn、Cr、Co、Sn及Pb中选择至少一个。另外，再布线7a～7c的宽度优选在60am以下，优选在40am以下，而且最好在20μm以下。