[发明专利]晶圆级封装结构及其形成方法

说明书

技术领域

本发明涉及芯片封装领域，特别涉及晶圆级封装结构及其形成方法。

背景技术

随着芯片的尺寸越来越小，功能越来越强，焊垫数目不断增多，焊垫间距不断变窄，相应地，对芯片封装提出了更高的要求。

传统的芯片封装方法通常是采用引线键合(Wire Bonding)进行封装，但随着芯片的飞速发展，晶圆级封装(Wafer Level Package，WLP)逐渐取代引线键合，在公开号为US7459729B2的美国专利文件中，可以发现更多有关晶圆级封装的资料，请参考图1，现有的晶圆级封装结构，包括：衬底2，所述衬底2具有位于所述衬底2第一表面的第一焊垫3，位于所述衬底2第二表面的第二焊垫18，且所述焊垫3与第二焊垫18通过贯穿所述衬底2的插塞22电连接，所述衬底2还具有芯片容纳部4，所述芯片容纳部4与待封装的芯片匹配，用于容纳待封装的芯片；位于芯片容纳部4内的待封装的芯片6；位于芯片容纳部4内、待封装的芯片6两侧的导电层24；位于芯片容纳部4内、待封装的芯片6表面且与所述衬底2第二表面齐平的粘附层21；位于衬底2第一表面的划痕线28，所述划痕线28用于定义每个封装单元的界限；位于待封装的芯片6表面的接触电极10，所述接触电极10通过重分布线(redistribution layer，RDL)14与第一焊垫3电连接；覆盖所述重分布线14的保护层26；位于待封装的芯片6表面微透镜60。

但是，现有技术的晶圆级封装需要将与待封装的芯片6嵌入封装衬底2(容纳部4)，待封装的芯片6要严格匹配的封装结构，使得所述封装结构的尺寸受待封装的芯片6限制大，且现有的晶圆级封装流程复杂，对晶圆级封装工艺要求高。

发明内容

本发明解决的问题是提供一种流程简单的晶圆级封装结构形成方法及封装质量高的晶圆级封装结构。

为解决上述问题，本发明提供一种晶圆级封装结构形成方法，包括：提供基板；在所述基板内形成空腔；在所述基板内和空腔的部分表面形成再分布线路；提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；将形成有凸块的待封装芯片与所述基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。

可选的，所述基板为多层堆叠结构。

可选的，当所述基板包括第一基板和第二基板时；所述第一基板具有开口，所述第一基板背离所述开口的表面具有红外过滤膜；所述第二基板具有第一表面和与第一表面相对的第二表面的具体形成工艺为：

将第一基板具有开口的表面与第二基板的第一表面粘合；

在所述第二基板的第二表面形成再分布线路，所述再分布线路暴露出部分第二表面，所述暴露出的第二表面与所述开口位置对应；

在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；

以所述再分布线路为掩膜去除部分所述第二基板，直至暴露出所述开口，形成空腔；

提供待封装晶圆，所述待封装晶圆具有器件表面和与器件表面相对的底表面；

沿所述底表面对所述待封装晶圆进行减薄；

在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；

切割所述待封装晶圆形成多个待封装芯片；

将形成有凸块的待封装芯片与所述第二基板连接，使得所述待封装芯片与空腔正对且所述凸块与再分布线路电连接。

可选的，当所述基板包括第一基板和第二基板时；

所述第一基板具有第一开口，所述第一基板背离所述第一开口的表面具有红外过滤膜；所述第二基板具有第一表面和与第一表面相对的第二表面的具体形成工艺为：

将第一基板具有第一开口的表面与第二基板的第一表面粘合；

沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二开口，所述第二开口完全暴露出第一开口，且第二开口的宽度大于第一开口的宽度；

在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布线路，所述再分布线路覆盖所述通孔表面；

在所述再分布线路表面形成保护层，所述保护层暴露出部分再分布线路表面；

提供待封装芯片，所述待封装芯片具有器件表面和与器件表面相对的底表面；

在所述器件表面的焊垫层表面形成凸块下金属层和形成在凸块下金属层表面的凸块；

将形成有凸块的待封装芯片与第一基板和第二基板连接，使得所述待封装芯片与第一开口正对且所述凸块填充满所述通孔。