[发明专利]离子治癌加速器数字电源调节系统及调节方法

权利要求书

1.一种离子治癌加速器数字电源调节系统，包括FPGA芯片，其特征在于，还包括作为非易失存储器件存放基于可编程片上系统编写的上层软件程序Flash模块、作为上层软件程序运行时的内存单元同步动态随机存储器、同步静态随机存取存储器、系统的调试接JTAG接口、用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、用以接收光纤信号的光纤接收器、用以实现FPGA芯片的串行通信的通用异步接收/发送装置串行通信设备和串行存贮器、将数字电源的输出电流或电压转换成数字量送入FPGA芯片的ADC模数转换器、将FPGA芯片内数字电源的中间变量转换成模拟量输出的DAC数模转换器均与FPGA芯片的管脚相连；还包括通用电源故障保护信号输入通道模块和脉宽调制信号输出通道模块直接连至FPGA芯片的通用管脚，脉冲宽度调制信号输出通道模块通过输出一定占空比的脉冲宽度调制信号控制绝缘栅双极型晶体管的开通和关断，使电源输出给定的电流值。

2.如权利要求1所述的应用于离子加速器治癌的数字电源调节系统，其特征在于，所述的FPGA芯片的型号为美国Altera公司的Cyclone II EP2C70。

3.如权利要求1所述的应用于离子加速器治癌的数字电源调节系统，其特征在于，同步动态随机存储器按照地址静态划分为以下存储区域，包括数据更新标志、高精度数字调节器参数区、直流区、256个脉冲波形区、2个插值给定区、2个中间变量区、当前给定波形地址、下一给定波形地址、当前给定波形长度、下一给定波形长度、接收缓存区。

4.如权利要求1所述的应用于离子加速器治癌的数字电源调节系统，其特征在于，所述的FPGA芯片上系统分为通信域和调节域；

所述的通信域包括第一Nios II cpu，以太网控制器、通用异步接收/发送装置核通过第一Avalon总线连接至第一Nios II cpu；第一Nios II cpu通过以太网控制器来控制FPGA硬件平台上以太网芯片，通过通用异步接收/发送装置核来控制FPGA硬件平台上的通用异步接收/发送装置串行通信设备；

所述的调节域包括第二Nios II cpu，第二定时器、第二看门狗定时器通过第二Avalon总线连接至第二Nios II cpu，其中第二Nios II cpu通过第二Avalon总线控制与之相连接的第二定时器；第二看门狗定时器，监控主程序的运行 ，防止程序发生死循环。

5.如权利要求4所述的应用于离子加速器治癌的数字电源调节系统，其特征在于，所述的通信域还包括第一定时器、第一看门狗定时器、时钟锁相环、边界扫描通用异步收发传输器通过第一Avalon总线连接至第一Nios II cpu；第一定时器作为在可编程片上系统上移植嵌入式操作系统的系统时钟；边界扫描通用异步收发传输器为同步系统的调试接口；时钟锁相环分频出的时钟通过第一Avalon总线提供给第一Nios II cpu以及其他组件；第一看门狗定时器，监控主程序的运行 ，防止程序发生死循环。

6.如权利要求4所述的应用于离子加速器治癌的数字电源调节系统，其特征在于，所述的FPGA芯片上系统还包括有共享域，所述的共享域包括串行存贮器控制器、Flash控制器、同步动态随机存储器控制器、同步静态随机存取存储器控制器、通用高精度数字调节器，其连接方式是串行存贮器控制器、Flash控制器、同步动态随机存储器控制器、同步静态随机存取存储器控制器、通用高精度数字调节器通过通信域的第一Avalon总线和调节域的第二Avalon总线分别连接至通信域的第一Nios II cpu和调节域的第二Nios II cpu；其中，所述的高精度数字调节器是由第二定时器152的中断服务子程序更新和给定及保存其计算时的中间变量的，所述的通信域和调节域由共享的存储区进行消息通信和数据交换，完成调节系统的脉冲波形输出和切换。

7.如权利要求4或6所述的应用于离子加速器治癌的数字电源调节系统，其特征在于，所述的通用高精度数字调节器和同步光纤组件模块是硬件语言描述性语言描述的离子治癌加速器数字电源IP核，按照Avalon总线接口规范嵌入到FPGA芯片上系统里，Nios II cpu通过Avalon数据总线对底层的寄存器进行读写控制。