[发明专利]存储元件以及存储器

说明书

技术领域

本发明涉及一种存储元件以及具有该存储元件的存储器，该存储元件包括具有垂直于膜面的磁各向异性的磁性层。

背景技术

在诸如计算机的信息装置中，高速运行的高密度DRAM被广泛用作随机存取存储器。然而，DRAM是一种断电时会丢失信息的易失性存储器，从而使得期待一种不会丢失信息的非易失性存储器。作为非易失性存储器的候选，通过磁性材料的磁化来记录信息的磁性随机存取存储器(MRAM)已引起了注意，并因此得到了发展。

作为执行MRAM的记录的方法，可以示例出一种通过使用电流磁场使磁化反转的方法或一种通过将自旋极化的电子直接注入记录层以引起磁化反转的方法(例如，参考日本未审查专利申请公开第2004-193595号)。在这些方法中，可以随着存储元件尺寸的减小而使写电流变小的自旋注入磁化反转已引起了注意。另外，针对存储元件的磁化，已研究了一种使用垂直磁化膜(磁性材料的磁化方向面向垂直方向)的方法(例如，参考日本未审查专利申请公开第2009-81215号)。另外，已经设计了一种使用磁畴壁的移动来执行高密度记录的方法(参考日本未审查专利申请公开第2010-98245号)。

发明内容

在用于这种磁性存储器的垂直磁化膜中，需要减小磁性制动常数以使自旋转矩(spin torque)有效地发挥作用。然而，诸如TbFeCo或CoPt的现有垂直磁化膜具有较大的磁性制动常数，因此其不适用于利用自旋注入的磁性存储器。另外，还存在当形成磁性隧道结(magnetic tunnel junction)时的磁阻变化较小的问题。

期望提供一种具有较小的磁制动常数且能够减小驱动电流的存储元件。

根据本发明的实施方式，提供了一种存储元件，包括，磁性层，包括Fe_xNi_yB_z(这里，x+y+z＝1，0.2x≤y≤4x，且0.1(x+y)≤z≤0.4(x+y))作为主要成分，并具有在垂直于膜面的方向上的磁各向异性。此外，存储元件还包括氧化物层，其由具有氯化钠结构或尖晶石结构的氧化物形成并与磁性层的一个面相接触。

另外，根据本发明的另一实施方式，提供了一种存储器，其包括存储元件和向该存储元件提供电流的配线(interconnect，互连线)。

根据本发明实施方式的存储元件和存储器，能够通过在具有氯化钠结构或尖晶石结构的氧化物层上形成具有上述成分的磁性层，来形成磁性制动常数较小的稳定的垂直磁化磁性层。因此，能够实现可以以低电流高速运行的存储元件。

根据本发明的实施方式，能够提供一种磁性制动常数小且能够减小驱动电流的存储元件。

附图说明

图1是根据本发明实施方式的存储器的示意性构造图；

图2是示出了就实验例1和2的样本而言的磁各向异性相对于磁性层的厚度的变化的示图；

图3是示出了就实验例3的样本而言的硼的组成比x与垂直各向异性磁场Hk之间的关系的示图；以及

图4是示出了就实验例6的样本而言的Ni的组成比x与垂直各向异性磁场和磁性制动常数之间的关系的示图。

具体实施方式

下文中，将描述本发明的实施方式，但本发明不限于下面的实施例。

另外，将以下列顺序进行描述。

1.本发明的存储元件的实施方式

2.实施方式的存储元件的实验例

1.本发明的存储元件的实施方式

存储器的构造例

在图1中示出了根据本发明实施方式的存储器的示意性构造图(截面图)。

该存储器包括可以使用磁化状态来保持信息的存储元件，该存储元件布置在彼此正交的两条地址配线(例如，字线和位线)之间的交叉点附近。

具体地，漏区8、源区7和栅电极1(组成用于选择每个存储单元的选择晶体管)分别形成在由半导体基板10(诸如硅基板)的元件分离层所分离的部分处。其中，栅电极1还用作在附图中沿前后方向延伸的地址配线(例如，字线)。

漏区8为在基板上的多个选择晶体管所共用而形成，并且配线连接至漏区8。

存储元件3设置在源区7与布置在源区7上方的地址线(例如，位线)6之间。存储元件3包括由通过自旋注入使磁化方向反转的磁性层形成的存储层。

此外，存储元件3布置在一侧地址配线(栅电极)1与另一侧地址配线6之间的交叉点附近。

存储元件3连接至位线(地址配线)6，并通过接触层4连接至源区7。