[发明专利]半导体衬底、具有该半导体衬底的集成电路及其制造方法

权利要求书

1. 一种半导体衬底，用于在其上制造具有背栅的晶体管，所述半导体衬底包括：

半导体基底；

在所述半导体基底上的第一绝缘材料层；

在所述第一绝缘材料层上的第一导电材料层；

在所述第一导电材料层上的第二绝缘材料层；

在所述第二绝缘材料层上的第二导电材料层；

在所述第二导电材料层上的绝缘埋层；以及

在所述绝缘埋层上的半导体层，

其中在所述第一导电材料层和第二导电材料层之间具有至少一个贯穿所述第二绝缘材料层以便连通所述第一导电材料层和第二导电材料层的第一导电通路，每一个第一导电通路的位置由要形成相应的一个第一组晶体管的区域限定。

2. 根据权利要求1所述的半导体衬底，进一步包括：

多个第一隔离结构，所述第一隔离结构的底面与所述第二绝缘材料层的下表面齐平并且顶面与所述半导体层的上表面齐平或略高，并且

每一个要形成具有背栅的晶体管的区域由相邻的第一隔离结构限定。

3. 根据权利要求1所述的半导体衬底，进一步包括：

在所述第一绝缘材料层和所述第一导电材料层之间的另一导电材料层；以及

在所述另一导电材料层和所述第一导电材料层之间的另一绝缘材料层，

其中，在所述第二导电材料层和所述另一导电材料层之间具有多个贯穿所述另一绝缘材料层、第一导电材料层和第二绝缘材料层以连通所述第二导电材料层和所述另一导电材料层的第二导电通路，所述第二导电通路与第一导电材料层之间是电绝缘的，并且

所述多个第二导电通路分成第一组和第二组，其中第一组包含一个第二导电通路，第二组中的每一个第二导电通路由要形成相应的一个第二导电类型的晶体管的区域限定。

4. 根据权利要求3所述的半导体衬底，其中在所述第二导电通路周围，所述第二绝缘材料层向下延伸嵌入至所述第一导电材料层中，以便将所述第二导电通路与所述第一导电材料层进行电绝缘。

5. 根据权利要求4所述的半导体衬底，进一步包括：

多个第一隔离结构，所述第一隔离结构的底面与所述第二绝缘材料层的下表面齐平并且顶面与所述半导体层的上表面齐平或略高，

其中每一个要形成具有背栅的晶体管的区域由相邻的第一隔离结构限定。

6. 根据权利要求1-5中的任一项所述的半导体衬底，其中所述半导体层包含选自下述中的一种或多种的组合：绝缘体上硅、绝缘体上硅锗、绝缘体上碳化硅和绝缘体上硅锗碳。

7. 根据权利要求1-5中的任一项所述的半导体衬底，其中所述第一导电材料层、第二导电材料层均为掺杂的多晶硅层。

8. 一种具有根据权利要求2所述的半导体衬底的集成电路，包括：

位于要形成具有背栅的晶体管的区域中的晶体管，所述晶体管包括第一组晶体管和第二组晶体管，所述晶体管的导电沟道位于所述半导体层中且其背栅由所述第二导电材料层形成；

覆盖在所述半导体衬底和所述晶体管上的介质层；以及

用于通过将所述第一导电材料层电连接到外部以将所述第一组晶体管的背栅电连接到外部的导电接触。

9. 根据权利要求8所述的集成电路，其中所述导电接触介于相邻的第一隔离结构之间并且贯穿所述介质层、所述半导体层、所述绝缘埋层、所述第二导电材料层和所述第二绝缘材料层以到达所述第一导电材料层。

10. 根据权利要求8所述的集成电路，其中所述半导体衬底还包括第二隔离结构，所述第二隔离结构的底面与所述第二绝缘材料层的下表面齐平，并且顶面与所述半导体层的上表面齐平或略高；

其中所述导电接触贯穿所述介质层和其中一个第二隔离结构并且被包含在所述其中一个第二隔离结构中。

11. 根据权利要求8-10中的任一项所述的集成电路，其中所述第一组和第二组晶体管分别为pMOSFET和nMOSFET，或者分别为nMOSFET和pMOSFET。

12. 根据权利要求8-10中的任一项所述的集成电路，其中所述导电接触由Cu、Al、W或多晶硅形成。