[发明专利]内存控制器、处理器系统及内存访问控制方法

权利要求书

1.一种内存控制器，其特征在于，其包括优先级选择模块、仲裁模块、控制模块、内存映射模块及sram；

其中，所述优先级选择模块用于选择内存的访问请求中的强实时任务进行优先处理；

所述仲裁模块连接于优先级选择模块及控制模块，用于根据优先级的高低对所述强实时任务的内存访问顺序进行调度；

所述内存映射模块连接于优先级选择模块、仲裁模块，用于对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；

所述控制模块连接于仲裁模块及内存映射模块，用于根据所述仲裁模块的调度信息及内存映射模块的内存映像的物理地址读写数据。

2.根据权利要求1所述的内存控制器，其特征在于，所述内存控制器还包括：

连接于所述内存映射模块及所述sram的数据输入缓冲模块，用于根据所述强实时任务的内存访问的物理地址进行写操作缓冲；

连接于所述sram的数据输出缓冲模块，用于对所述强实时任务的内存访问的物理地址进行读操作缓冲。

3.根据权利要求1所述的内存控制器，其特征在于，所述优先级选择器还连接于内存与外界的接口。

4.根据权利要求1所述的内存控制器，其特征在于，所述仲裁模块是包括多路复用器的静态优先级调度器。

5.一种处理器系统，其特征在于，其包括共享内存、处理器核及如权利要求1-4任一项所述的内存控制器，所述内存控制器通过交叉开关矩阵分别连接于处理器核，所述共享内存连接于所述内存控制器，所述处理器核通过内存控制器和交叉开关矩阵向内存发送数据读请求，所述内存控制器访问内存中所需要的数据，并通过所述交叉开关矩阵向处理器核发送数据。

6.一种内存访问控制方法，其特征在于，所述内存访问控制方法包括：

步骤S1：选择内存的访问请求中的强实时任务进行优先处理；

步骤S2：根据优先级的高低对所述强实时任务的内存访问顺序进行调度，并对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；

步骤S3：根据所述调度信息及内存映像的物理地址从sram中读写数据。

7.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S1中还包括：

判断内存的访问请求是否为强实时任务，若是，则所述访问请求优先对内存的读写操作；若否，则所述访问请求直接进入请求队列，按照先后顺序完成对内存的读写操作。

8.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S2中所述对内存访问顺序进行调度具体包括：将所述访问请求通过一多路复用器输入到访问数据队列，根据内存访问优先级的高低依次进行读/写操作。

9.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S2中映射成的内存的物理地址包括块，行和列，内存映射的交错将组的阵列映射到不同的块中。

10.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S3还包括：对所述强实时任务内存的访问请求的读/写操作进行缓存。