[发明专利]半导体器件的制造方法

说明书

技术领域

本发明此处讨论的实施例涉及一种半导体器件的制造方法。

背景技术

随着半导体器件的小尺寸化和高度集成化，由沟道杂质的统计学波动(statistical fluctuation)所引起的晶体管阈值电压的波动也渐趋明显。阈值电压是确定晶体管性能的重要参数之一；并且，为了制造高性能和高可靠性的半导体器件，减小由杂质的统计学波动而引起的阈值电压波动是很重要的。

作为一种减小由上述统计学波动所引起的阈值电压波动的技术，提出了如下技术，即在具有急变型(steep)杂质浓度分布的高掺杂沟道杂质层上形成非掺杂外延硅层。

以下为相关的示例：美国专利No.6426279；美国专利No.6482714；美国专利公开No.2009/0108350；电子器件IEEE会刊第46卷第8号第1718页(1999年)，“使用外延及δ掺杂沟道的0.1μm以下金属氧化物半导体场效应晶体管中随机掺杂物诱发性阈值电压波动的抑制(Suppression of Random Dopant-Induced Threshold Voltage Fluctuations in Sub-0.1-μm MOSFET’s with Epitaxial and δ-doped Channels)”，A.Asenov著；微电子学可靠性(Microelectron.Reliab.)第37卷第9号第1309-1314页(1997年)，“超大规模集成化的金属氧化物半导体器件结构发展：低功率/高速率操作(MOS Device Structure Development for ULSI：Low Power/High Speed Operation)”，Woo-Hyeong Lee著；国际电子器件会议(IEDM)09-673，“用于持续块状CMOS尺寸规划的由硼掺杂硅碳层控制的n/pMOS中的急变型沟道分布图(Steep Channel Profiles in n/pMOS Controlled by Boron-Doped Si：C Layers for Continual Bulk-CMOS Scaling)”，A.Hokazono等著；以及，材料科学与工程R42第65-114页(2003年)，“硅中的硼扩散：异常及点缺陷工程的控制(Boron diffusion in silicon：the anomalies and control by point defect engineering)”，L Shao等著。

本申请的发明人考查了上述已提出的半导体器件，并发现形成在沟道杂质层上的外延层出现了结晶度降低。外延层的结晶度很大程度上影响着晶体管特性并由此影响半导体器件的性能及可靠性。外延层的结晶度被期望有所提高。

发明内容

因此，实施例的一个方案的目的在于提供一种高性能及高可靠性的半导体器件的制造方法。

根据实施例的一个方案，提出一种半导体器件的制造方法，包括：在半导体衬底中离子注入杂质；激活所述杂质以在所述半导体衬底中形成杂质层；去除所述杂质层的表面部分的半导体衬底；以及，在去除所述杂质层的表面部分的半导体衬底之后，于所述半导体衬底之上外延生长半导体层。

根据实施例的另一方案，提出一种半导体器件的制造方法，包括：在半导体衬底之上形成保护膜；穿过所述保护膜在所述半导体衬底中离子注入杂质；激活所述杂质以在所述半导体衬底中形成杂质层；在形成所述杂质层之后去除所述保护膜；在去除所述保护膜之后去除所述杂质层的表面部分的半导体衬底；以及，在去除所述杂质层的表面部分的半导体衬底之后，于所述半导体衬底之上外延生长半导体层。

根据实施例的再一方案，提出一种半导体器件的制造方法，包括：在半导体衬底之上形成第一保护膜；在所述第一保护膜之上形成第一掩模，所述第一掩模暴露第一区域并覆盖第二区域；通过使用所述第一掩模去除所述第一区域中的第一保护膜；在去除所述第一区域中的第一保护膜之后，通过使用所述第一掩模在所述第一区域中的半导体衬底中离子注入第一杂质；去除所述第一掩模；在去除所述第一掩模之后激活所述第一杂质以在所述半导体衬底中形成第一杂质层；在形成所述第一杂质层之后去除剩余的第一保护膜；以及，在去除剩余的第一保护膜之后，于所述半导体衬底之上外延生长半导体层。

附图说明

图1及图2为显示根据第一实施例的半导体器件结构的截面示意图；

图3A-图3B、图4A-图4B、图5A-图5B、图6A-图6B、图7A-图7B、图8A-图8B及图9为显示根据第一实施例的半导体器件制造方法的截面图；