[发明专利]一种减小半导体器件热载流子注入损伤的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种减小半导体器件热载流子注入损伤的方法。

背景技术

热载流子效应是MOS器件的一个重要的失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。以PMOS器件为例，其沟道中的空穴在漏源极之间高横向电场的作用下被加速形成高能载流子，该高能载流子与硅晶格碰撞后会产生电离的电子空穴对；其中，电子由衬底收集后形成衬底电流，而大部分碰撞产生的空穴会流向漏极，但还有小部分空穴，会在纵向电场的作用下，注入到栅极中形成栅极电流，这种现象被称为热载流子注入（Hot Carrier Injection，简称HCI）。

由于热载流子会造成硅衬底与二氧化硅栅氧界面处能键的断裂，以致在硅衬底与二氧化硅栅氧界面处产生界面态，从而导致器件性能降低，如阈值电压、跨导以及线性区/饱和区电流的退化等，最终造成MOS器件失效。器件失效通常首先发生在漏端，这是由于载流子通过整个沟道的电场加速，在到达漏端后，载流子的能量达到最大值，因此漏端的热载流子注入现象比较严重。

传统工艺中，如图1所示，重掺杂源漏注入方向为垂直于硅片表面，注入和之后的退火工艺形成源漏重掺杂区，源漏极成对称结构。

发明内容

本发明公开了一种减小半导体器件热载流子注入损伤的方法，一衬底上设置有栅极的半导体器件，其中，包括以下步骤：

对半导体器件进行斜角重掺杂离子注入工艺，于衬底中形成沟道、源极和漏极；其中，离子注入方向向源极方向倾斜，源极中的重掺杂离子比漏极中的重掺杂离子更靠近沟道。

上述的减小半导体器件热载流子注入损伤的方法，其中，源漏极远离沟道一端均设置有浅沟隔离槽。

上述的减小半导体器件热载流子注入损伤的方法，其中，栅极与衬底之间设置有薄氧化层。

上述的减小半导体器件热载流子注入损伤的方法，其中，栅极侧墙覆盖栅极的侧壁及其邻近的部分衬底。

综上所述，由于采用了上述技术方案，本发明提出一种减小半导体器件热载流子注入损伤的方法，在重掺杂漏极注入工艺中，通过采用斜角注入的方法，在保持沟道有效长度（Effective Channel Length）不变的情况下，有效降低漏端的有效纵向电场，以减小半导体器件在热载流子注入时造成的损伤。

附图说明

图1是本发明背景技术中传统工艺重掺杂漏极注入工艺的结构示意图；

图2是本发明斜角重掺杂漏极注入工艺的结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图2是本发明斜角重掺杂漏极注入工艺的结构示意图。如图2所示，本发明一种减小半导体器件热载流子注入损伤的方法：

例如，在55nm CMOS器件工艺中，制备NMOS器件。首先，在硅衬底11上制备浅沟隔离槽12和栅极17，薄氧化层16设置于衬底11和栅极17之间，制备栅极侧墙18覆盖栅极17的侧壁及其邻近的部分衬底。

然后，采用磷进行重掺杂源漏注入工艺19，通过掺杂注入方向向源极13方向倾斜，形成角度α为15度的斜角进行倾斜注入；注入退火工艺后，由于注入方向不再垂直于衬底11的表面，所以源漏极不再是对称结构；通过注入方向向源极13一端倾斜，在保持沟道15有效长度（Effective Channel Length）不变的情况下，使得漏极14的重掺杂区域与栅极17的的距离被拉远，有效降低漏极14一端的有效纵向电场，减小半导体器件在热载流子注入时造成的损伤。

综上所述，由于采用了上述技术方案，本发明提出一种减小半导体器件热载流子注入损伤的方法，在不增加现有的MOS器件制造工艺步骤的前提下，通过采用倾斜重掺杂漏极注入工艺，使得漏断的掺杂离子与沟道间的距离拉远，漏断与栅极交叠区域减小，从而减小了半导体器件热载流子注入时的损伤；并且在漏断的掺杂离子与沟道距离被拉远的同时，源端的掺杂离子与沟道的距离被拉近，从而使得半导体器件的有效沟道长度保持不变，即半导体器件的其他性能得以保持。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。