[发明专利]一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法

说明书

技术领域

本发明涉及半导体制备技术领域，尤其涉及一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法。

背景技术

在半导体器件的制备工艺过程中，芯片是批量进行处理的，在同一晶圆上形成大量复杂器件，随着超大规模集成电路的迅速发展，在芯片的集成度越来越高的同时，芯片尺寸也愈来愈小。

当MOS管沟道缩短到一定程度，就会出现短沟道效应（Short Channel Effects）。沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压（Vt）减小，同时截止电流（Ioff）上升，短沟道效应使得器件的阈值电压对沟道的长度变化非常敏感，使得半导体器件工艺上的控制难度加大。

在65纳米以下的半导体工艺技术中，通常会采用超浅结（Ultra-Shallow Junction）工艺来降低CMOS器件的短沟道效应，对于PMOS器件，由于轻掺杂漏极工艺（Lightly Doped Drain，缩写为LDD）中采用的是低能量硼离子注入工艺，为了降低硼原子在硅衬底中的扩散，实现超浅结，可以在LDD注入的时候，采用碳辅助注入（Carbon Co-implantation）工艺，由于碳原子可以降低硼原子在硅衬底中的扩散，所以碳辅助注入工艺有利于形成超浅结。

但是，由于在进行LDD注入的时候，多晶硅栅同样会进行碳辅助注入，在之后进行的P型重掺杂硼注入（P Plus Implantation）以及热退火工艺中，LDD注入的碳原子，同样会降低P型重掺杂注入的硼原子在多晶硅栅中的扩散行为，其结果会导致多晶硅栅中的硼原子不能充分扩散，P型多晶硅栅的电阻偏大。

发明内容

针对上述存在的问题，本发明的目的是提供一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法，通过调整碳辅助注入工艺流程，防止注入的碳对P型重掺杂注入硼原子的扩散的抑制作用，使得重掺杂注入的硼原子在多晶硅栅中得到充分扩散，从而降低多晶硅栅的电阻。

本发明的目的是通过下述技术方案实现的：

一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法，其中，包括下列步骤：

在MOS器件已形成的栅极上沉积第一硅化物掩膜，刻蚀第一硅化物掩膜，形成MOS器件栅极侧壁的第一侧墙；

进行P型重掺杂硼注入以及热退火处理，使得多晶硅栅的电阻得以降低；

移除第一侧墙，进行轻掺杂漏极工艺，同时进行碳离子辅助注入，在栅极下方的基体与源漏极区域的交界处形成超浅结；

在栅极上再次沉积第二硅化物掩模，刻蚀后形成第二侧墙；

自对准硅化物工艺，在MOS器件表面形成自对准硅化物。

上述降低碳辅助注入工艺流程中多晶硅栅电阻的方法，其中，所述在MOS器件已形成的栅极上沉积的第一硅化物掩膜为SiN。

上述降低碳辅助注入工艺流程中多晶硅栅电阻的方法，其中，所述轻掺杂漏极工艺为采用低能量硼离子注入工艺。

上述降低碳辅助注入工艺流程中多晶硅栅电阻的方法，其中，所述刻蚀硅化物掩膜形成所述第一侧墙和所述第二侧墙均采用干法刻蚀。

与已有技术相比，本发明的有益效果在于：本发明通过调整碳辅助注入工艺流程的工艺顺序，将P型重掺杂硼注入工艺，提前到轻掺杂漏极工艺之前，从而防止了由于碳注入引起的P型多晶硅栅中，P型重掺杂硼原子不能充分扩散的问题，降低了P型多晶硅栅的电阻。

附图说明

图1是本发明降低碳辅助注入工艺流程中多晶硅栅电阻的方法的流程示意框图；

图2a~图2e是本发明降低碳辅助注入工艺流程中多晶硅栅电阻的方法各个流程步骤的效果示意图。

具体实施方式

下面结合原理图和具体操作实施例对本发明作进一步说明。

本发明降低碳辅助注入工艺流程中多晶硅栅电阻的方法，其中，如图1所示，包括下列步骤：

在MOS器件已形成的栅极上沉积第一硅化物掩膜，刻蚀第一硅化物掩膜，形成MOS器件栅极侧壁的第一侧墙1，完成后效果示意如图2a所示；

如图2b所示，进行P型重掺杂硼注入以及热退火处理，由于没有碳原子存在，多晶硅栅中的硼原子得以充分扩散；