[发明专利]一种余弦信号的拟合方法

说明书

技术领域

本发明涉及数字信号处理和数字通信技术领域，尤其是涉及一种余弦信号的拟合方法。

背景技术

直接数字频率合成器（DDFS）广泛应用于数字信号处理和通信中。现有的DDFS实现方式主要可以分成基于存储器ROM结构的DDFS和利用多项式拟合的DDFS。通常基于ROM结构的DDFS，为使DDFS具有较高的频率精度，则需要足够大的N值，采用存储器结构的DDFS会使得用来存储正余弦数据的ROM查找表的容量指数倍的增长，导致芯片面积急剧增加，功耗增加。除此之外，利用多项式拟合的DDFS是另一种较为常见的方法，其具体的曲线拟合及实现方法多种多样。通常，多项式的阶数越高则所需的乘法器越多，这就会造成面积增加、功耗增大。

本发明克服现有技术的输出位宽不大和动态杂散频谱不高的缺陷，提供一种新的余弦信号拟合方法，采用两段六阶偶数多项式拟合方法。利用本发明余弦信号拟合方法的直接数字频率合成器（DDFS）可使正余弦输出位宽达20比特，位宽越大指输出的拟合精度越高，动态杂散频谱SFDR可达138 dBc。

发明内容

本发明提出一种余弦信号的拟合方法，其特征在于，所述余弦信号的拟合方法通过分段判决器判断相角值x所在的段，将分段情况输出至计算模块，计算模块根据所述分段情况设置参数，并利用参数计算相角值x的余弦值f(x)；其中，当所述相角值x为0≤ x < 1157911时，所述分段判决器输出的分段情况为seg=0，当所述相角值x为1157911≤ x < 1647099时，所述分段判决器输出的分段情况为seg=1。

其中，所述相角值x为信号角映射到第一象限的角度，定义相角值x=0为0°，相角值x=1647099为90°。

其中，所述分段判决器将第一象限分为0°~63°，63°~90°两段，其分段系数ξ=0.703。

其中，所述计算模块包括平方器A、平方器B、乘法器、常数选择器、常数乘法器B、常数乘法器C、常数乘法器A、加法器阵列；所述平方器A输出至所述平方器B、所述乘法器与所述常数乘法器A；所述平方器B计算所述平方器A的结果，输出至所述乘法器与所述常数乘法器B；所述乘法器计算所述平方器A与所述平方器B的数值，输出至常数乘法器C；所述常数选择器根据所述分段判决器的信号决定各常数的数值，将各数值分配至所述常数乘法器A、常数乘法器B和常数乘法器C；所述常数乘法器A、常数乘法器B、常数乘法器C分别将输入信号与常数相乘，与常数选择器的常数值输出至所述加法器陈列，计算得到相角值x的余弦值f(x)；

所述计算模块的计算函数为：                                                ，当分段输出seg=0时，所述常数选择器设置参数为： p1=0.9999997；p2=-0.4999914；p3=0.0416279；p4=-0.0013335；当分段输出seg=1时，所述常数选择器设置参数为： p1=0.9997659；p2=-0.4994599；p3=0.0412062；p4=-0.0012159；其中，x²为所述平方器A的输出，x⁴为所述平方器B的输出，x⁶为所述乘法器的输出。

其中，所述拟合方法通过相位累加器、象限判决器、相角值计算器得到所述相角值x；其中，所述相位累加器累加时钟信号，并将累加结果输出至所述象限判决器与所述相角值计算器；所述象限判决器根据所述相位累加器的输出信号判决信号角所在象限，输出至所述相角值计算器；所述相角值计算器根据输入的所述相位累加器和所述象限判决器的信号计算得到相角值x，并且输出至所述分段判决器与所述计算模块。

其中，所述相位累加器为32位二进制数的寄存器phaseAcc[31:0]，其输出范围为0~337325943；当累加超过337325943时，则减去337325943后输出。