[发明专利]自适应可变带宽锁相环

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种自适应可变带宽锁相环。

背景技术

锁相技术一般采用锁相环电路(Phase Locked Loop，PLL)实现，已提出近100年，在电子系统中应用广泛，同时对性能的要求也越来越高。现有PLL芯片向着频率高、频带宽、集成度大、功耗低、价格低廉、功能强大等方向发展。现有锁相环均是基于特定频率范围进行优化设计的结构，无法在整个数据码流的范围内进行分段带宽优化。

如图1所示，是现有锁相环的结构框图。现有锁相环包括鉴频鉴相器、低通滤波器、压控振荡器和分频器，所述鉴频鉴相器接收输入频率信号FIN、以及输出频率信号FOUT的分频信号FB，比较输入频率信号FIN和分频信号FB的频差或相差后输出上升控制信号UP和下降控制信号DOWN。所述上升控制信号UP和下降控制信号DOWN输入到所述低通滤波器中产生控制电压VCTRL即图2中所示的控制电压VCRL。控制电压VCRL输入到所述压控振荡器中产生输出频率信号FOUT。

如图2所示，是现有锁相环的各信号的波形图。所述上升控制信号UP由所述输入频率信号FIN的上升沿激活，下降控制信号DOWN由所述分频信号FB的上升沿激活。所述上升控制信号UP和所述下降控制信号DOWN的交叠由所述鉴频鉴相器的内部延迟决定。所述上升控制信号UP会控制对所述低通滤波器的电容充电，从而使所述低通滤波器的输出的控制电压VCRL上升；所述下降控制信号DOWN触发后，所述控制电压VCRL停止上升。所述控制电压VCRL会改变所述压控振荡器的输出频率信号FOUT，最终会使所述输出频率信号FOUT的分频信号FB和所述输入频率信号FIN的频率和相位相同。

现有锁相环一般都是基于特定频率范围而设计的，其结构也只能是基于特定频率范围进行优化设计。现有锁相环无法在整个数据码流的范围内进行分段带宽优化。

发明内容

本发明所要解决的技术问题是提供一种自适应可变带宽锁相环，能自动选取锁相环电路的工作频率区间、并对自适应优化锁相环电路的带宽。

为解决上述技术问题，本发明提供的自适应可变带宽锁相环包括一锁相环电路、一自适应控制电路、一阈值电压产生电路。

所述锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器和压控振荡器。

所述阈值电压产生电路用于提供两个阈值电压信号给所述自适应控制电路，其中第一阈值电压信号大于第二阈值电压信号。

所述自适应控制电路用于对所述压控振荡器的控制电压进行检测，所述自适应控制电路对所述控制电压和所述第一阈值电压信号进行比较并输出第一检测信号，所述自适应控制电路对所述控制电压和所述第二阈值电压信号进行比较并输出第二检测信号。

所述第一检测信号和所述第二检测信号输入到所述锁相环电路中的电荷泵、压控振荡器和低通滤波器三个模块，并自动选择所述电荷泵、所述压控振荡器和所述低通滤波器的参数，使所述锁相环电路的带宽自动优化。

进一步的改进是，所述电荷泵的电流源包括充电电流源和放电电流源；所述电荷泵的输出端接到所述低通滤波器上，所述电荷泵的电流源对所述低通滤波器进行充放电并输出所述控制电压；所述第一检测信号和所述第二检测信号输入到所述电荷泵中并自动选取所述电荷泵的所述充电电流源和所述放电电流源的大小，通过选取不同大小的所述充电电流源和所述放电电流源自动优化所述锁相环电路的带宽。

进一步的改进是，所述充电电流源为一多路电流源，包括第一基准电流、第一路输出电流、第二路输出电流和第三路输出电流，所述第一路输出电流、所述第二路输出电流和所述第三路输出电流合并后输出到所述低通滤波器中；所述第二路输出电流上串接第一PMOS管，所述第一PMOS管栅极接所述第一检测信号的反相信号，通过所述第一检测信号控制所述第二路输出电流的通断；所述第三路输出电流上串接第二PMOS管，所述第二PMOS管栅极接所述第二检测信号的反相信号，通过所述第二检测信号控制所述第三路输出电流的通断。所述放电电流源为一多路电流源，包括第四路输出电流、第五路输出电流和第六路输出电流，所述第四路输出电流、所述第五路输出电流和所述第六路输出电流合并后输出到所述低通滤波器中；所述第五路输出电流上串接第一NMOS管，所述第一NMOS管栅极接所述第一检测信号，通过所述第一检测信号控制所述第五路输出电流的通断；所述第六路输出电流上串接第二NMOS管，所述第二NMOS管栅极接所述第二检测信号，通过所述第二检测信号控制所述第六路输出电流的通断。