[发明专利]鳍型场效应晶体管及其制造方法

说明书

技术领域

本发明涉及集成电路制造工艺，特别涉及一种鳍型场效应晶体管及其制造方法。

背景技术

自集成电路发明以来，其性能一直稳步提高。性能的提高主要是通过不断缩小集成电路器件的尺寸来实现的。目前，集成电路器件(如MOSFET)的特征尺寸已缩小到纳米尺度。在此尺度下，各种基本的和实际的限制开始出现，使得建立在硅平面CMOS技术之上的集成电路技术的发展正遭受前所未有的挑战。一般认为，经过努力，CMOS技术仍有可能推进到20纳米甚至10纳米技术节点，但在45纳米节点之后，传统的平面CMOS技术将很难进一步发展，新的技术必须适时产生。在所提出的各种新技术当中，多栅MOS器件技术被认为是最有希望在亚45纳米节点后得到应用的技术。与传统单栅器件相比，多栅器件具有更强的短沟道抑制能力，更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。

目前，多栅MOS器件中的鳍型场效应晶体管(Fin Field Effect Transistor)因其自对准结构可由常规的硅平面CMOS工艺来实现，从而成为最有希望的多栅MOS器件。

请参考图1及图2，其中，图1为现有的鳍型场效应晶体管中鳍体的立体示意图，图2为现有的鳍型场效应晶体管的剖面示意图。如图2所示，鳍型场效应晶体管10包括：SOI衬底100；通过刻蚀所述SOI衬底100形成的鳍体110，其中，所述鳍体110的整体宽度一致；以及形成于所述鳍体110上的栅极120及源/漏极130。该鳍型场效应晶体管10可有效抑制硅平面CMOS的短沟道效应等问题，但是，在该鳍型场效应晶体管10中，被栅极120覆盖的栅区鳍体150具有很高的温度，通常在5.0×10²K～5.2×10²K，而这么高的温度将降低鳍型场效应晶体管10的性能，特别地，栅区鳍体150下部的非有源区的高温对鳍型场效应晶体管10的性能影响更大。

发明内容

本发明的目的在于提供一种鳍型场效应晶体管及其制造方法，以解决现有的鳍型场效应晶体管栅区鳍体的温度过高，从而降低了鳍型场效应晶体管的性能的问题。

为解决上述技术问题，本发明提供一种鳍型场效应晶体管的制造方法，包括：提供SOI衬底；刻蚀所述SOI衬底以形成鳍体，所述鳍体包括第一部分及位于所述第一部分之上的第二部分，其中，第二部分的宽度大于第一部分的宽度；对所述鳍体进行氧化处理；在所述鳍体上形成栅极及源/漏极。

可选的，在所述的鳍型场效应晶体管的制造方法中，对所述鳍体进行氧化处理后，所述第一部分的材料全部为二氧化硅。

可选的，在所述的鳍型场效应晶体管的制造方法中，所述SOI衬底由上至下依次包括顶层硅、埋置氧化层及背衬底。

可选的，在所述的鳍型场效应晶体管的制造方法中，在所述SOI衬底上形成鳍体的步骤包括：刻蚀所述顶层硅以形成第一鳍体，所述第一鳍体包括第一部分及位于第一部分之上的初始部分，所述初始部分的宽度与所述第一部分的宽度相同；在所述第一部分两侧形成保护层；对所述初始部分进行处理，形成第二部分，所述第二部分的宽度大于所述第一部分的宽度。

可选的，在所述的鳍型场效应晶体管的制造方法中，利用硅的回流工艺对所述初始部分进行处理。

可选的，在所述的鳍型场效应晶体管的制造方法中，在利用硅的回流工艺对所述初始部分进行处理后，还包括：利用氢气退火工艺对所述初始部分进行处理。

可选的，在所述的鳍型场效应晶体管的制造方法中，所述保护层的材料为二氧化硅。

可选的，在所述的鳍型场效应晶体管的制造方法中，所述栅极为金属栅极。

可选的，在所述的鳍型场效应晶体管的制造方法中，所述第一部分的宽度为10纳米～25纳米，所述第二部分的宽度为20纳米～70纳米。

本发明还提供一种鳍型场效应晶体管，包括：SOI衬底；通过刻蚀所述SOI衬底形成的鳍体，其中，所述鳍体经过了氧化处理，且所述鳍体包括第一部分及位于所述第一部分之上的第二部分，所述第二部分的宽度大于第一部分的宽度；形成于所述鳍体上的栅极及源/漏极。

可选的，在所述的鳍型场效应晶体管中，所述第一部分的材料全部为二氧化硅。

可选的，在所述的鳍型场效应晶体管中，所述栅极为金属栅极。

可选的，在所述的鳍型场效应晶体管中，所述第一部分的宽度为10纳米～25纳米，所述第二部分的宽度为20纳米～70纳米。