[发明专利]相位调整电路、接收装置和通信系统

说明书

技术领域

本公开涉及应用于用于典型地接收数字信号的串行通信的相位调整电路、采用该相位调整电路的接收装置和采用该接收装置的通信系统。

背景技术

近年来，采用串行传输系统以便加宽数据带宽，并且引入了具有非常少信号线的系统。

此外，为了满足对双倍或四倍的数据带宽的要求，已经采用用于以多个并行信道的形式实现一个串行传输系统的方法。

在这样的方法的情况下，由于对在后级提供的系统施加的限制，必须减少各信道之间的数据和时钟脉冲相位差(skew)。

如果相同时钟用于各信道，则可以建立各信道之间的同步。

此外，通过将如逗号模式(comma pattern)的同步模式插入从数据发送侧发送的串行数据中的预定位置，并且在接收侧检测用作同步模式的逗号模式，可以确保同步。

图1是示出用于检测同步模式以便切换时钟相位的相位切换电路1的配置的框图。对于关于该相位切换电路1的更多信息，建议读者参考日本专利公开No.Hei 11-186996(以下称为专利文献1)。

如图中所示，相位切换电路1具有可变延迟电路2、同步电路3和数据保持部分4。

在相位切换电路1中，输入串行数据DT1通过可变延迟电路2延迟预定的延迟时间，并且输出为内部数据DT2。可变延迟电路2采用相位切换处理部分2a。

输入串行数据DT1还提供到同步电路3。同步电路3检测输入串行数据DT1中的特定信号位置，并且将用于特定信号位置的信号提供到数据保持部分4，作为输入数据位置信号P。

数据保持部分4暂时保持输入数据位置信号P。

根据内部定时信号S1取得数据保持部分4中保持的输入数据位置信号P，并且将其提供到相位切换处理部分2a作为延迟量DL。

要注意，内部时钟ICK提供到相位切换处理部分2a、同步电路3和数据保持部分4。

在串行数据照原样维持串行形式的情况下，具有上述配置的相位切换电路1检测用作逗号模式的同步模式，并且根据检测结果切换时钟的相位。

发明内容

顺带提及，如上所述，如果相同时钟用于多个信道，则可以建立各信道之间的同步。然而，如果每个信道通过独立IC实现，则必须通过使用相同时钟执行将各IC相互链接的处理。

然而，不必说每个IC具有许多管脚，使得电路的配置复杂。此外，占据的面积和功耗增加。

除此之外，如上所述，在串行数据照原样维持串行形式的情况下，专利文献1中公开的相位切换电路1检测逗号模式位置，并且根据检测结果切换时钟的相位。因此，即使每个信道通过独立的IC实现，也可以建立各信道之间的同步。

然而，根据该技术，同步电路部分需要包括如高速计数器，使得具有千兆量级的通信速度的高速串行通信中的实现是困难的。

因此，期望提供一种相位调整电路，其可以建立多个信道之间的同步，同时防止电路配置增加复杂性、以及防止功耗增加，并且可以应用于高速串行通信。此外，还期望提供一种采用该相位调整电路的接收装置、以及采用该接收装置的通信系统。

一种根据本公开第一模式的相位调整电路，包括：

串并转换部分，配置为响应于时钟，将包括插入预定位置的同步模式的串行数据转换为并行数据；

同步模式位置检测部分，配置为检测由所述串并转换部分生成的所述并行数据中的所述同步模式的位置；以及

调整部分，配置为根据关于所述同步模式的所述位置的信息，调整所述并行数据和所述时钟的相位，以符合由所述同步模式位置检测部分检测的、作为所述同步模式的所述位置的位置。

一种根据本公开第二模式的接收装置，包括相位调整电路，配置为执行功能以便：

接收通过数据传输线传播并且包括插入预定位置的同步模式的串行数据；

将所述串行数据转换为并行数据；以及

根据关于从所述并行数据作为所述同步模式的位置获取的位置的信息，调整所述并行数据和时钟的相位。

更具体地，所述相位调整电路包括：

串并转换部分，配置为响应于所述时钟，将包括插入预定位置的同步模式的所述串行数据转换为所述并行数据；

同步模式位置检测部分，配置为检测由所述串并转换部分生成的所述并行数据中的所述同步模式的位置；以及

调整部分，配置为根据关于所述同步模式的所述位置的信息，调整所述并行数据和所述时钟的相位，以符合由所述同步模式位置检测部分检测的、作为所述同步模式的所述位置的位置。