[发明专利]叠层和集成电路装置

说明书

技术领域

各个实施例通常涉及叠层（layer stack）和集成电路装置。

背景技术

在包括金属化叠层（例如由铝（Al）/钛（Ti）/镍（Ni）钒（V）/银（Ag）制成的背侧金属化）和焊料系统（例如共晶银锡（AgSn））的常规焊接系统中，在应用焊接工艺之后将该系统暴露于高湿度和高温度（例如H3TRB方法）可能导致空隙和腐蚀，这造成该系统的层离。这可能归因于以下原因：如果在焊接工艺期间或者在后续的工艺中，Ag层和NiV层溶解到共晶焊料材料中，（例如在Ti层与共晶富Sn和Ag相之间的界面处形成Ti_xSn_y[Me]_z（Me=金属）相。在该金属间相处，材料系统可能层离）。

常规上设法通过增加NiV层厚度（例如Al/Ti/NiV/Ag背侧金属化）来避免这种情形。这延长了共晶焊料（例如主要成分为Sn和Ag）对NiV层的完全消耗。可以避免可能造成层离的金属间Ti_xSn_y[Me]_z相的形成，因为共晶富Sn焊料可以不再与Ti层的Ti达到直接物理接触。

然而，NiV层的层厚度的增加对用于沉积NiV层的沉积工艺以及对后续的工艺提出很高的需求。增加的沉积时间和工艺温度可以不仅导致增加的机器保持时间和材料成本，而且它们也可以产生更高的机械应力和晶片翘曲。然后将使得晶片的进一步处理变得困难并且可能甚至变得不可能。

依照NiV层的增加的层厚度的焊接结果经常示出空隙并且通常令人不满意。

发明内容

在各个实施例中，提供了一种叠层。该叠层可以包括：载体；设置在载体上方的第一金属；设置在第一金属上方的第二金属；以及设置在第二金属之上的焊料材料，或者提供到由外部源供应的焊料材料的接触的材料。第二金属可以具有至少1800℃的熔化温度并且在焊接工艺期间和在焊接工艺之后中的至少一个中不溶解到或者基本上不溶解到焊料材料中。当在第二材料上方不存在焊料材料时，那么依照各个实施例可以稍后在工艺中由外部源部署焊料材料。

附图说明

在附图中，相似的附图标记通常贯穿不同视图表示相同的部分。附图不一定按比例绘制，相反地通常把重点放在说明本发明的原理上。在以下描述中，参照以下附图来描述本发明的各个实施例，在附图中：

图1示出了依照一个实施例的叠层；

图2示出了依照一个实施例的叠层；以及

图3示出了依照一个实施例的集成电路装置。

具体实施方式

以下详细描述参照了附图，这些附图通过举例方式示出了其中可以实施本发明的特定细节和实施例。

措词“示例性”在本文中用来意指“用作实例、示例或例证”。在本文中描述为“示例性”的任何实施例或设计不一定解释为相对于其他实施例或设计是优选的或有利的。

图1示出了依照一个实施例的叠层100。

如图1中所示，叠层100可以包括载体102。

在各个实施例中，载体可以是衬底102。在各个实施例中，衬底（例如晶片衬底）102可以由各种类型的半导体材料制成，例如硅、锗、设计的材料或者其他类型的材料，包括例如聚合物，但是在其他实施例中，也可以使用其他适当的材料。在各个实施例中，衬底102可以由（掺杂的或未掺杂的）硅制成或者可以包括（掺杂的或未掺杂的）硅，在可替换的实施例中，衬底102可以是绝缘体上硅（SOI）晶片的衬底。作为可替换方案，任何其他适当的半导体材料可以用于衬底102，例如半导体化合物材料诸如砷化镓（GaAs）、磷化铟（InP）、以及任何适当的三元半导体化合物材料诸如砷化铟镓（InGaAs）或者四元半导体化合物材料。

在各个实施例中，叠层100可以进一步包括载体102中或载体102上的至少一个电子部件（图1中未示出）。