[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别涉及具有沟槽栅(trench gate)构造的电力用半导体装置的末端区域。

背景技术

作为半导体装置的功率器件半导体，不仅作为用于马达控制的反相电路(inverter circuit)、转换电路(converter circuit)等的产业用的需要，近年来，由于环保意识的提高，所以在风力发电、太阳光发电等的环境事业的应用逐渐增多。

特别是，在电源电路或开关电源电路等中，对功率MOSFET要求高速开关性能和低导通电阻性能。

为使功率MOSFET低导通电阻化，利用晶圆工艺中的图案细微化，提高晶体管单元密度成为技术趋势，为使晶体管单元高密度化而采用沟槽栅构造(参照专利文献1)。

而且，为了能进行高速开关，需要要求栅极低电容化、使沟槽开口宽度狭窄或使沟槽浅。另外，不仅是网孔沟槽(mesh trench)，也使用能降低栅极电容的条纹沟槽(stripe trench)。

专利文献1：日本专利第3904648号公报

发明内容

作为使沟槽图案细的技术，使用受激准分子分档器(excimerstepper)的细微加工技术，但在这种情况下，图案越窄，则沟槽端部越成为尖端形状。

如果在沟槽端部成为这样的尖端形状的部位形成栅极氧化膜，则存在着不能形成均匀的氧化膜、绝缘强度(耐量)下降这一问题。

另外，在使栅极-源极短路的状态下，在源极-漏极间施加电压时，存在着成为沟槽端部的电场变强、耐压振荡等不稳定的状态这一问题。

本发明为解决如上所述的问题构思而成，其目的是提供一种具有沟槽栅构造的半导体装置，以通过改善沟槽端部的布局形状，能够防止栅极氧化膜强度下降或耐压振荡。

本发明涉及的半导体装置具备：第1导电型的漂移层，在第1导电型的半导体衬底上形成；第2导电型的基极层，在所述漂移层表面选择性地形成；第2导电型的阱层，与所述基极层邻接且在所述漂移层表面形成；沟槽，从所述基极层表面跨越延伸到所述阱层表面而形成，且在所述阱层表面具有延伸方向的沟槽端部；以及栅极电极，在包含所述沟槽的所述漂移层上选择性地形成，所述沟槽具备从所述沟槽端部跨越延伸到所述基极层与所述阱层边界附近的所述基极层表面内的第1区域，以及在所述基极层表面内从所述第1区域端部延伸的第2区域，所述第1区域的沟槽宽度比所述第2区域的沟槽宽度宽。

依据本发明涉及的半导体装置，通过以下构成，即具备从基极层表面跨越延伸到阱层表面而形成，且在所述阱层表面具有延伸方向的沟槽端部的沟槽，所述沟槽具备从所述沟槽端部跨越延伸到所述基极层与所述阱层边界附近的所述基极层表面内的第1区域，以及在所述基极层表面内从所述第1区域端部延伸的第2区域，所述第1区域的沟槽宽度比所述第2区域的沟槽宽度宽，从而能够抑制在沟槽端部形成尖端形状，且防止栅极氧化膜强度下降或耐压振荡。

附图说明

图1是实施方式1涉及的半导体装置的俯视图。

图2是实施方式1涉及的半导体装置的图1的G-G’截面图。

图3是实施方式1涉及的半导体装置的图1的H-H’截面图。

图4是实施方式1涉及的半导体装置的图1的I区域放大图。

图5是示出实施方式1涉及的半导体装置的向沟槽端部的电场强度的图。

图6是示出在实施方式1涉及的半导体装置的栅极泄漏电流波形的图。

图7是示出在实施方式1涉及的半导体装置的漏极耐压波形的图。

图8是实施方式1涉及的半导体装置的沟槽末端区域的俯视图。

图9是前提技术涉及的半导体装置的俯视图。

图10是前提技术涉及的半导体装置的图9的A-A’截面图。

图11是前提技术涉及的半导体装置的图9的B-B’截面图。

图12是前提技术涉及的半导体装置的图9的C区域放大图。

图13是前提技术涉及的半导体装置的追加标记电极端子的图。

图14是示出前提技术涉及的半导体装置的向沟槽端部的电场强度的图。

图15是示出前提技术涉及的半导体装置的栅极泄漏电流波形的图。

图16是示出前提技术涉及的半导体装置的漏极耐压波形的图。

具体实施方式

<A.实施方式1>

图9是作为本发明的前提技术的具有沟槽栅构造的功率MOSFET的沟槽末端区域的俯视图。方便起见，栅极电极107、源极电极110示出一部分，另外省略N+源极区域的图示。