[发明专利]页面擦除的非易失性半导体存储器

说明书

本申请是申请号为200780020353.6、申请日为2007年3月26日、发明名称为“页面擦除的非易失性半导体存储器”的中国发明申请的分案申请。

相关申请

本申请要求申请日2006年3月29日提交的美国临时申请60/786897、申请日2006年9月11日提交的美国临时申请60/843593和2007年3月8日提交的美国发明申请11/715838的权益。以上申请的所有教导通过引用全部包括在本申请中。

背景技术

移动电子设备(诸如数字照相机、便携式数字助手、便携式音频/视频播放器和移动终端)持续要求大容量的存储器，优选的是具有不断增加的容量和速度能力的非易失性存储器。例如，现有可用的音频播放器可以具有256M字节到40G字节的存储器用于存储音频/视频数据。由于数据需要在电力缺失时保持，优选诸如闪烁存储器和硬盘驱动器的非易失性存储器。

目前，具有高密度的硬盘驱动器可以存储40到500G字节的数据，但相对而言体积较大。而闪烁存储器(也称为固态驱动器)由于其高的密度、非易失性和相对于硬盘驱动器较小的尺寸而流行。闪烁存储器技术基于EPROM和EEPROM技术。选择术语“闪烁”是由于不同于每一字节单独擦除的EEPROM，其可以在同一时间擦除大量的存储器单元。本领域内的普通技术人员可以理解闪烁存储器可以被配置为或非、与非或者其它闪烁，其中与非闪烁由于其更为紧密的存储器阵列结构而在每给定区域具有更高的密度。为了进一步讨论，所涉及到的闪烁存储器应该理解为任意类型的闪烁存储器。

与非闪烁存储器的单元阵列结构包括n个可擦除块。每一块被分为m个可编程页面，用于说明包括n个可擦除块的示例与非闪烁存储器的单元阵列结构。在此例中，n＝2048。如图1到图3中所示，每一块被分为m个可编程页面，其中，m＝64。

图3中示出每一页面包括(j+k)字节(×8位)。在此例中，j＝2048并且k＝64。该页面被进一步分为j字节数据存储区域(数据域)和分开的k字节区域(空闲域)。K字节区域通常用于错误管理功能。

·1个页面＝(j+k)字节；

·1块＝m个页面＝(j+k)字节*m；

·总的存储器阵列尺寸＝n个块＝(j+k)字节*m*n。

在传统与非闪烁设备中，基于页面执行读取和编程操作，而基于块执行擦除操作。所有的操作由命令驱动(参见三星的2Gb与非闪烁规范：ds_k9f2gxxu0m_rev10，其在此全部引入)。

基于页面访问内部存储器阵列。在通过共用I/O引脚(I/O0到I/O7)写紧随以地址的READ命令到设备之后开始读操作。如图4所示，在少于tR(从闪烁阵列到页面寄存器的数据传输时间)的时间内，读出所选择页面内的2112字节的数据并传输到页面寄存器。一旦2112字节的数据从单元阵列中的所选择页面被读出并传输到数据寄存器，该数据寄存器中的数据可以例如以每循环8位或者16位从该设备顺序读取。

传统的存储器阵列基于页面编程。对于编程操作，紧随以地址和2112字节的输入数据的PROGRAM命令通过共用I/O引脚(I/O0到I/O7)发送到该设备。在输入数据载入循环期间，2112字节的数据被传输到数据寄存器，并且最终在少于tPROM(页面编程时间)的时间内被编程到单元阵列的所选择页面，如图5所示。

基于块来擦除存储器阵列。对于块擦除操作，紧随以块地址的BLOCK ERASE命令通过共用I/O引脚(I/O0到I/O7)被发送到该设备。如图6中所示，在少于tBERS(块擦除时间)的时间内，擦除128k字节的数据。参考与非闪烁规范(三星2Gb与非：ds_k9f2gxxu0m_rev10)用于详细说明设备操作。

如图7所示，与非单元串通常包括串联的一个串选择器晶体管71、i个存储器单元72和一个接地选择晶体管73。根据处理技术每串的单元数量(i)可以不同，例如，每串8个单元或者每串16个单元或者每串32个单元。在现有的90nm和70nm技术中，每串32个存储器单元较为普遍。此后，如图7所示，‘32’用于i。

存储器单元栅极对应于字线0-31(W/L0到W/L31)。串选择晶体管的栅极连接到串选择线(SSL)，而串选择晶体管的漏极连接到位线(B/L)。接地选择晶体管的栅极连接到接地选择线(GSL)，而接地选择晶体管的源极连接到公共电源线(CSL)。每一字线对应于页面，并且每一串对应于块。