[发明专利]半导体元件及该半导体元件的制造方法

说明书

本申请基于且主张2010年9月21日申请的在先日本专利申请第2010-210476号的优先权，此申请案的全部内容以引用的方式并入本文。

技术领域

本发明的实施方式涉及一种半导体元件及该半导体元件的制造方法。

背景技术

MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等功率半导体元件具有高速开关(switching)特性、数十～数百伏特(V)的反向闭塞电压(blocking voltage)(耐压)，从而被广泛用于家用电器、通信设备、车载电动机等的功率变换及控制中。而且，为了提高这些设备的效率并降低消耗功率，而要求半导体元件具有高耐压及低导通阻抗的特性。例如，在具备交替配置着p型及n型的半导体层的超结(superjunction)结构的半导体元件中，可同时实现高耐压与低导通阻抗。

然而，存在如下问题：如果对超结结构施加了偏压，那么pn结的电容会急剧减少，半导体元件的输出电容大幅变化。即，具备超结结构的半导体元件的依赖于输出电容的开关噪声(switching noise)高。因此，需要能够增大输出电容而减小开关噪声的具备超结结构的半导体元件。

发明内容

本发明的实施方式提供一种能够增大输出电容而减小开关噪声的具备超结结构的半导体元件及该半导体元件的制造方法。

本发明的实施方式的半导体元件包括：第二半导体层，包含在沿着第一半导体层的主面的方向上交替设置的第一导电型的第一柱及第二导电型的第二柱；第一控制电极，填埋在从所述第二半导体层的表面向所述第一半导体层的方向设置的沟槽的内部；及第二控制电极，设置在所述第二半导体层上，且与所述第一控制电极相连。在除由所述第二控制电极覆盖的部分以外的所述第二半导体层的表面，设置着第二导电型的第一半导体区域，在所述第一半导体区域的表面，选择性地设置着与由所述第二控制电极覆盖的所述第二半导体层的表面相隔开的第一导电型的第二半导体区域。此外，与所述第二半导体区域相邻接的第二导电型的第三半导体区域选择性地设置在所述第一半导体区域的表面。

根据本发明的实施方式，能够提供一种能够增大输出电容而减小开关噪声的具备超结结构的半导体元件及该半导体元件的制造方法。

附图说明

图1是表示第一实施方式的半导体元件的示意图。图1(a)是表示Ia-Ia剖面的结构的立体图，图1(b)是表示栅极电极的配置的俯视图。

图2是表示第一实施方式的半导体元件的电压-电容特性的曲线图。

图3(a)～图8(b)是示意性地表示第一实施方式的半导体元件的制造过程的剖面图。图3(a)～图8(b)中，各图的(a)表示图1(b)的Ia-Ia剖面的结构，各图的(b)表示图1(b)的IVb-IVb剖面的结构。

图9是示意性地表示第一实施方式的变形例的半导体元件的结构的立体图。

图10是示意性地表示第一实施方式的另一变形例的半导体元件的结构的立体图。

图11是表示第一实施方式的变形例的栅极电极的配置的俯视图。

图12是表示具有图11(a)所示的栅极电极的半导体元件的示意图。图12(a)是示意性地表示半导体元件的结构的立体图，图12(b)是表示XIIb-XIIb剖面的结构的示意图。

图13是表示第二实施方式的半导体元件的结构的示意图。图13(a)是表示除源极电极及层间绝缘膜以外的半导体元件的芯片面的一部分的俯视图。图13(b)是示意性地表示半导体元件的结构的立体图。

图14是示意性地表示比较例的半导体元件的立体图。

具体实施方式

以下，一边参照附图一边说明本发明的实施方式。另外，在以下的实施方式中，对附图中的同一部分标注同一编号并适当省略该部分的详细说明，对不同的部分适当地进行说明。以第一导电型为n型、第二导电型为p型来进行说明，但也可将第一导电型设为p型，将第二导电型设为n型。

(第一实施方式)

图1是表示本实施方式的半导体元件100的示意图。图1(a)是表示剖面结构的立体图，图1(b)是表示栅极电极12及15的配置的俯视图。图1(a)为了表示栅极电极12及15与n型源极区域7及p⁺接触区域8之间的配置关系，而以除去了层间绝缘膜23及源极电极19的状态来表示(参照图8)。