[发明专利]半导体器件及其制造方法无效
申请号: | 201110280133.5 | 申请日: | 2011-09-20 |
公开(公告)号: | CN102420197A | 公开(公告)日: | 2012-04-18 |
发明(设计)人: | 盐田纯司 | 申请(专利权)人: | 卡西欧计算机株式会社 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/525;H01L23/00;H01L21/56;H01L21/60 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 陈萍 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,其特征在于,具备:
半导体基板,具有连接焊盘;
外部连接用电极,在上述半导体基板上设置成与上述连接焊盘连接;和
密封膜,设置成覆盖该外部连接用电极;
在上述密封膜上设置开口部以使得露出上述外部连接用电极的上表面的中央部,而且,上述密封膜设置成覆盖上述外部连接用电极的上表面的外周部。
2.如权利要求1所述的半导体器件,其中,
上述密封膜是单层膜状。
3.如权利要求1所述的半导体器件,其中,
在上述半导体基板上设置绝缘膜,在上述绝缘膜上设置布线以便与上述连接焊盘连接;
在上述布线的焊接区上,设置上述外部连接用电极。
4.如权利要求1所述的半导体器件,其中,
将上述开口部除外的上述密封膜的上表面是平坦的。
5.如权利要求1所述的半导体器件,其中,
上述密封膜之中的、上述外部连接用电极的上表面的上述外周部的上述密封膜的厚度小于等于10μm。
6.如权利要求1所述的半导体器件,其中,
上述密封膜的开口部及上述外部连接用电极的上表面是圆形,上述密封膜的开口部的直径比上述外部连接用电极的上表面的直径小10μm以下的长度。
7.如权利要求1所述的半导体器件,其中,
在上述密封膜的开口部内及上述密封膜上,设置焊料凸块以便至少与上述外部连接用电极的上表面的中央部连接。
8.一种半导体器件的制造方法,其特征在于,
在半导体基板上形成密封膜,以使得对形成为与该半导体基板的连接焊盘连接的外部连接用电极的周侧面及上表面进行覆盖;
在上述密封膜上形成开口部以使得露出上述外部连接用电极的上表面的中央部,而且,上述密封膜覆盖上述外部连接用电极的上表面的外周部。
9.如权利要求8所述的半导体器件的制造方法,其中,
将上述密封膜形成为单层膜状。
10.如权利要求8所述的半导体器件的制造方法,其中,
在上述半导体基板上使用构图形成的防镀膜,通过电解电镀形成上述外部连接用电极;
剥离上述防镀膜;
在此,在形成上述外部连接用电极之后、剥离上述防镀膜之前,在上述防镀膜残留于上述半导体基板上的状态下,切除上述外部连接用电极的上部及上述防镀膜的上表面侧。
11.如权利要求10所述的半导体器件的制造方法,其中,
通过平面刨床切除上述外部连接用电极的上部之后,形成上述密封膜以便覆盖上述外部连接用电极的上表面全体;
在上述密封膜上形成上述开口部之前,以在上述外部连接用电极的上表面全体上残留上述密封膜的方式形成上述密封膜。
12.如权利要求11所述的半导体器件的制造方法,其中,
通过上述平面刨床切割而同时去除上述外部连接用电极的上部及上述防镀膜的上表面侧。
13.如权利要求8所述的半导体器件的制造方法,其中,
在形成上述密封膜之后、在上述密封膜上形成上述开口部之前,在上述外部连接用电极上,研削上述密封膜的上表面侧以使得上述密封膜的厚度残留小于等于10μm。
14.如权利要求8所述的半导体器件的制造方法,其中,
通过照射激光束的激光加工,在上述密封膜上形成上述开口部。
15.如权利要求8所述的半导体器件的制造方法,其中,
在上述密封膜上形成上述开口部,以使得上述密封膜的上述开口部及上述外部连接用电极的上表面是圆形、且上述密封膜的上述开口部的直径比上述外部连接用电极的直径小10μm以下。
16.如权利要求8所述的半导体器件的制造方法,其中,
在上述密封膜的上述开口部内及上述密封膜上,形成焊料凸块以便至少与上述外部连接用电极的上表面的中央部连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于卡西欧计算机株式会社,未经卡西欧计算机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110280133.5/1.html,转载请声明来源钻瓜专利网。