[发明专利]半导体器件及其制造方法

说明书

相关申请的参考

本发明基于并主张拥有在2010年9月28日申请的日本专利申请号2010-216881的优先权利。包括全部的说明书、权利要求、附图和摘要，全部被本专利所援引。

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

例如，如日本特开2008-218731号公报上所记载，现有的半导体器件中已知被称作CSP(Chip Size Package)的。该半导体器件具备半导体基板，在半导体基板上设置的绝缘膜的上表面设置布线。在布线的焊接区(land)的上表面设置外部连接用电极。在包含布线的绝缘膜的上表面，在外部连接用电极的周围设置密封膜。在外部连接用电极的上表面设置焊料凸块。

在上述现有的半导体器件的制造方法中，在形成布线及外部连接用电极之后，在包含布线及外部连接用电极的绝缘膜的上表面形成环氧树脂组成的密封膜，其厚度比外部连接用电极的高度稍微厚一些。因此，在这种状态下，外部连接用电极的上表面由密封膜覆盖。然后，研磨密封膜的上表面及外部连接用电极的上部，使外部连接用电极的上表面露出。然后，在露出的外部连接用电极的上表面形成焊料凸块。

另外，虽然日本特开2008-218731号公报没有记载，但是在研磨密封膜的上表面侧及外部连接用电极的上部时，因为使用研削砥石来研削(一点点地削取)，所以在外部连接用电极的上表面由于研削而出现被撕裂的毛刺，并在从外部连接用电极的上表面到其周围的密封膜的上表面形成毛刺。因此，通常作为后处理，常常使用硫酸系的蚀刻液，通过进行湿式蚀刻，除去在从外部连接用电极的上表面到其周围的密封膜的上表面形成的毛刺。

然而，存在如下问题：若除去形成在从外部连接用电极的上表面到其周围的密封膜的上表面上的毛刺，则对应于这个毛刺的除去，在外部连接用电极的周围的密封膜的上表面形成不要的凹部，并且由于过度蚀刻而不必要地降低了外部连接用电极的高度，进而若在外部连接用电极和密封膜之间浸入蚀刻液，则外部连接用电极的上部的外周部不必要地被腐蚀而变细，外部连接用电极和密封膜之间的密接性降低。而且，在印制布线板中直接埋入WLP(Water Level Package)的技术是EWLP(Embedded Wafer Level Package)，埋入WLP之后，在外部连接用电极上的上层绝缘膜上设置开口部而与上层配线电气地连接。但是，外部连接用电极与周围的密封膜和开口部周缘部的上层绝缘膜这二层接触，因此存在于层的边界附近密接性不良的问题。

发明内容

本发明的目的在于提供能够在外部连接用电极的上表面不产生毛刺的半导体器件及其制造方法。另外，本发明的目的在于提供在外部连接用电极的周侧面和上表面的边界附近也能够具有良好的密接性的半导体器件。

本发明的半导体器件，具备：

半导体基板，具有连接焊盘；

外部连接用电极，在上述半导体基板上设置成与上述连接焊盘连接；和

密封膜，设置成覆盖该外部连接用电极。

在上述密封膜上设置了开口部以使得露出上述外部连接用电极上表面的中央部，而且，上述密封膜设置成覆盖上述外部连接用电极上表面的外周部。

而且，本发明的半导体的制造方法，

在半导体基板上形成密封膜，以使得对形成为与半导体基板的连接焊盘连接的外部连接用电极的周侧面及上表面进行覆盖；

在上述密封膜上形成开口部以使得露出上述外部连接用电极的上表面的中央部，并且上述密封膜覆盖上述外部连接用电极的上表面的外周部。

本发明的效果将在下面的描述中阐明，而且，部分效果在描述中是显而易见的，或者可以从本发明的实践中得出。本发明的效果，可以依靠装置及组合来实现并获得。这将在下文中特别指出来。

附图说明

随付的附图包含于并构成本说明书的一部分，图解了本发明的实施方式，并同上表面所列概要描述及下面所列具体实施方式详述一起用来阐述本发明原理。

图1是作为本发明的一个实施方式的半导体器件的平面图。

图2是大体沿图1的II-II线的部分的剖面图。

图3是基于图1及图2所示的半导体器件的制造方法的一个例子，开始准备的剖面图。

图4是继图3之后的工序的剖面图。

图5是继图4之后的工序的剖面图。

图6是继图5之后的工序的剖面图。

图7是继图6之后的工序的剖面图。

图8是继图7之后的工序的剖面图。

图9是继图8之后的工序的剖面图。