[发明专利]SONOS非挥发性存储器件的数据写入方法

说明书

技术领域

本发明涉及存储器技术，特别涉及一种SONOS非挥发性存储器件的数据写入方法。

背景技术

图1为一种传统的SONOS(硅/二氧化硅/氮化硅/二氧化硅/硅)非挥发性存储器件(NVM)的剖面示意图。其中，p阱10中设有n型轻掺杂区11，p阱10的n型轻掺杂区11之上为ONO(氧化硅-氮化硅-氧化硅，Oxide-Nitride-Oxide)结构12。ONO结构12包括：位于下方的氧化硅121，位于中间的氮化硅122和位于上方的氧化硅123。ONO结构12的上面为多晶硅栅极13，及位于栅极两侧的氮化硅侧墙14。氮化硅侧墙14两侧下方的p阱10中具有n型轻掺杂漏注入区15。p阱10中且在n型轻掺杂漏注入区15外侧具有n型源漏注入区16A和16B。图1所示的SONOS非挥发性存储器件的等效电路如图2所示。将图1所示SONOS非挥发性存储器件的各部分结构掺杂类型相反，也是可行的。

在上述SONOS非挥发性存储器件的结构中，多晶硅栅极13下方的ONO结构12中各层厚度与氮化硅侧墙14下方的ONO结构12中各层厚度完全相同。常规的SONOS非挥发性存储器件的数据写入方法如图3所示，在多晶硅栅极13加正电压VPOS，并将源端16B、漏端16A和p阱10接地VGND(OV)，这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS，使得电子发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿)，进入到氮化硅122并且被捕获。图5为常规的SONOS非挥发性存储器件的数据写入方法的电子注入示意图，其在沟道10和存储介质122之间形成均匀的电场和电子注入，上述电压偏置至少需要保持2毫妙以上，才能完成电子的注入。

而进行数据擦除方法为：在多晶硅栅极13加负电压VNEG，将源端16B、漏端16A和p阱10接地VGND，这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VNEG，使得空穴发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿效应)或者BTBT隧穿(Band To Band Tunneling，带间直接隧穿效应)，进入到氮化硅122并且与陷阱中的电子发生复合，多余的空穴在氮化硅介质层中被捕获。

发明内容

本发明要解决的技术问题是提供一种SONOS非挥发性存储器件的数据写入方法，能提高SONOS非挥发性存储器件的数据写入速度。

为解决上述技术问题，本发明的SONOS非挥发性存储器件的数据写入方法，包括如下步骤：

一.在多晶硅栅极加第一栅压，将源端、漏端和阱端接地，将该电压偏置持续保持第一时间；

二.在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在漏端加源漏端工作电压，将源端和阱端接地，将该电压偏置持续保持第二时间；

三.在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在源端加源漏端工作电压，将漏端和阱端接地，将该电压偏置持续保持第三时间；

四.在多晶硅栅极加第四栅压，第四栅压绝对值大于等于第一栅压绝对值，将源端、漏端和阱端接地，将该电压偏置持续保持第四时间。

所述步骤二、步骤三顺序可以互换。

所述SSONOS非挥发性存储器件可以是，阱为p型掺杂，沟道为n型掺杂，源漏为n型掺杂。

所述第一栅压可以大于等于7V且小于等于13V；

所述第二栅压可以大于等于3V且小于等于7V；

所述第四栅压可以大于等于10V且小于等于13V；

所述源漏端工作电压可以大于等于1V且小于等于5V。

所述第一时间可以大于等于100微秒且小于等于200微秒；

所述第二时间可以大于等于50微秒且小于等于200微秒；

所述第三时间可以大于等于50微秒且小于等于200微秒；

所述第四时间可以大于等于200微秒且小于等于400微秒。

所述SONOS非挥发性存储器件可以是，阱为n型掺杂，沟道为p型掺杂，源漏为p型掺杂。