[发明专利]双栅晶体管及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，特别涉及双栅晶体管及其制造方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)技术是当今使用的主要电子器件技术。通常通过减小器件的尺寸从而提高了器件速度实现了各代器件之间的性能提高。这通常称作器件“按比例缩小”。

超大规模集成(ULSI)电路通常包括大量的晶体管协作执行用于电子器件的各种功能，其中，使用较多的通常为互补金属氧化物半导体场效应晶体管(CMOSFET)，包括设置在源漏区之间的栅极。栅极提供在栅极氧化物材料上。通常，形成栅极的材料可以是金属材料或者多晶硅、多晶锗、多晶硅锗(Si_xGe_1-x)等多晶材料，控制漏源区之间的沟道区中的电荷载流子以使晶体管导通或截止。晶体管可以是N沟道MOSFET或P沟道MOSFET。

在常规的MOSFET中，掺杂衬底形成源漏区，栅极控制沟道区中的电流。随着MOSFET按比例缩小到100nm以下的沟道长度，常规的MOSFET产生了很多问题。特别是，MOSFET的源漏区之间的相互作用使栅极控制器件导通或截止的能力变差，该现象称作“短沟道效应(SCE)”。与短沟道效应有关的问题，例如源漏区间的漏电以及迁移率降低变得难以克服。

多栅MOSFET由于在沟道的多侧上都有栅极，因此可以从多侧控制栅极，从而降低SCE和增加驱动电流。图1示意性地示出现有技术中的双栅、三栅、Ω栅和四栅MOSFET的结构。

如图1所示，现有的双栅、三栅、Ω栅和四栅MOSFET中的多个栅极都是连接在一起的，多个栅极由同一电极进行控制，不利于对多个栅极进行独立的控制。

另外，在MOSFET器件工作期间，为了增强器件的载流子迁移率，通常可以通过向沟道区施加应力。现有技术提供的多栅MOSFET中难以有效地向沟道区施加所需要的应力。

发明内容

本发明的一个目的在于提供能够分别对两个栅极进行独立控制的双栅晶体管。本发明的另一个目的在于，提供能够有效地向沟道施加应力的双栅晶体管。

根据本发明的第一方面，提供了一种双栅晶体管，包括：衬底上的半导体层；在所述半导体层中形成的鳍结构，所述鳍结构具有用于形成源漏区的两个端部和位于两个端部之间的用于形成沟道区的中间部分，所述用于形成沟道区的中间部分包括垂直于衬底表面的两个相对侧面；设置在所述用于形成沟道区的中间部分的一个侧面上的第一栅极电介质层和第一栅极；以及设置在所述用于形成沟道区的中间部分的另一个侧面上的第二栅极电介质层和第二栅极，其特征在于，所述用于形成沟道区的中间部分的宽度大于所述两个端部的宽度，所述用于形成沟道区的中间部分的长度大于所述第一栅极的长度和所述第二栅极的长度中的至少一个，以及所述第一栅极的高度与所述第二栅极的高度分别与所述用于形成沟道区的中间部分的高度相同，其中长度沿沟道方向，高度沿垂直于衬底表面的方向，宽度沿与长度和高度方向分别垂直的方向。

优选地，所述第一栅极电介质层和第一栅极的长度相同，并且所述第二栅极电介质层和第二栅极的长度相同。

优选地，所述第一栅极电介质层和第一栅极的高度相同，并且所述第二栅极电介质层和第二栅极的高度相同。

优选地，所述第一栅极与所述第二栅极的长度不同。

优选地，所述第一栅极与所述第二栅极的长度相同。

优选地，所述第一栅极与所述第二栅极的宽度不同。

优选地，所述第一栅极与所述第二栅极的宽度相同。

优选地，所述用于形成沟道区的中间部分在宽度方向上分别延伸超出所述用于形成源漏区的两个端部的两侧。

优选地，所述用于形成沟道区的中间部分在长度方向上分别延伸超出所述第一栅极的两端。

优选地，所述用于形成沟道区的中间部分在长度方向上分别延伸超出所述第一栅极的两端中的至少一端的长度为所述第一栅极的长度的1/5～1/6。

优选地，所述用于形成沟道区的中间部分在长度方向上分别延伸超出所述第二栅极的两端。

优选地，所述用于形成沟道区的中间部分在长度方向上分别延伸超出所述第二栅极的两端中的至少一端的长度为所述第二栅极的长度的1/5～1/6。

优选地，所述第一栅极和所述第二栅极的材料分别包括多晶硅、多晶锗、多晶硅锗和金属中的至少一种。

优选地，所述第一栅极与所述第二栅极的材料不同。

优选地，所述第一栅极与所述第二栅极的材料相同。

优选地，所述双栅晶体管还包括分别设置在所述第一栅极和所述第二栅极上的第一接触和第二接触。