[发明专利]绝缘体上硅结构及其制造方法、半导体器件无效
申请号: | 201110296304.3 | 申请日: | 2011-09-30 |
公开(公告)号: | CN102315154A | 公开(公告)日: | 2012-01-11 |
发明(设计)人: | 李乐 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L27/12 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 绝缘体 结构 及其 制造 方法 半导体器件 | ||
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种浅沟槽隔离及包含该浅沟槽隔离的半导体器件,此外,本发明还涉及所述绝缘体上硅结构的制造方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的,因此在集成电路制造中必须能够把器件隔离开来,这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离技术是集成电路制造中一项关键技术。
随着器件向深亚微米发展,由于传统的区域氧化法(local oxidation of silicon,LOCOS)结构存在应力和鸟嘴问题,并存在场氧减薄效应,于是出现了STI(shallow trench isolation浅沟槽隔离)隔离技术,在0.25μm及以下技术节点中,STI隔离技术被广泛采用。
浅沟槽隔离技术的基本流程包括:先淀积氮化硅,然后在隔离区腐蚀出一定深度的沟槽,再进行侧墙氧化,用化学气相沉积(Chemical Vapor Deposition,CVD)在沟槽中淀积二氧化硅,最后通过化学机械研磨(Chemical Mechanical Polishing,CMP)进行平坦化,形成沟槽隔离区和有源区。
图1示意性地示出了现有技术中的具有浅沟槽隔离的绝缘体上硅结构。绝缘体上硅(SOI,silicon-on-insulator)由硅顶层TS、掩埋氧化物层BOX、硅基底层Sub组成。其中,硅顶层TS中形成电路。硅基底层Sub一般较厚,其主要作用是为上面的两层提供机械支撑。其中,硅顶层TS中形成了浅沟槽隔离STIOX。该浅沟槽隔离STIOX形成在掩埋氧化物层BOX上方。
但是,如图1所示的绝缘体上硅结构存在一个问题,即通常用于制作CMOS器件的绝缘体上硅(SOI)硅片要求硅顶层TS比较薄,例如5-300纳米,而在某些特殊应用中,硅顶层TS太薄而无法满足其它与CMOS器件搭配使用的器件的制造要求,举例来说,对于COMS图像传感器中的感应二极管之类的器件来说,其厚度要求一般不小于例如1微米,这样就产生了多种器件互相不兼容的问题。
发明内容
本发明的一个目的是在上述解决绝缘体上硅(SOI)硅片上制作多种器件而造成的对顶层硅要求不兼容时,提供一种可以同时在不同区域(例如图3所示的A区域以及B区域)形成STI的简便方法。
具体地说,本发明提出的一种解决办法就是如图3所示的,在绝缘体上硅(SOI)硅片的硅顶层TS上制作CMOS器件,如图所标的A区域;而通过光刻、蚀刻工艺在部分区域去除硅顶层TS和掩埋氧化物层BOX,在该区域制作要求厚硅层的器件,如图所示的B区域。
更具体地说,根据本发明的第一方面,提供了一种具有浅沟槽隔离的绝缘体上硅结构,其包括:硅顶层、掩埋氧化物层、硅基底层;其中所述硅顶层中形成有电路和第一浅沟槽隔离区域,并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层。邻接的第一部分和第二部分;其中所述第一部分包括硅顶层、掩埋氧化物层、硅基底层,其中所述硅顶层中形成有电路和第一浅沟槽隔离区域,并且所述第一浅沟槽隔离区域穿过所述掩埋氧化物层并进入所述硅基底层;并且所述第二部分仅具有硅基底层,且所述硅基底层中形成了第二浅沟槽隔离区域。
优选地,在上述具有浅沟槽隔离的绝缘体上硅结构中,所述掩埋氧化物层、所述第一浅沟槽隔离区域和所述第二浅沟槽隔离区域具有同种材料。
优选地,在上述具有浅沟槽隔离的绝缘体上硅结构中,所述绝缘体上硅结构包括绝缘体上锗结构。
通过采用根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构,对于不要求较大厚度的器件,可以直接形成在硅顶层中,这些形成在硅顶层中的器件通过第一浅沟槽隔离区域相互隔离,而对于要求较大厚度的器件,则可以形成在硅基底层中,且这些器件通过第二浅沟槽隔离区域来相互隔离,由此,在采用这种方案解决在绝缘体上硅硅片上制作多种器件而造成的对顶层硅要求不兼容的问题时,可以有一种更加简便的浅沟槽隔离STI形成方法。
根据本发明的第二方面,提供了一种半导体器件(例如MOS晶体管器件或者存储器件),其采用了根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构。
由于采用了根据本发明第一方面所述的具有浅沟槽隔离的绝缘体上硅结构,因此,本领域技术人员可以理解的是,根据本发明第二方面的半导体器件同样能够实现根据本发明的第一方面的具有浅沟槽隔离的绝缘体上硅结构所能实现的有益技术效果。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110296304.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造