[发明专利]半导体结构及其制作方法

权利要求书

1.一种半导体结构，包括：

半导体衬底；

位于所述半导体衬底表面第一介质层中的至少两个晶体管，所述晶体管具有栅极结构及位于栅极结构两侧半导体衬底内的掺杂区，所述栅极结构顶部与第一介质层表面齐平；

位于所述晶体管掺杂区上的第一导电插塞；

其特征在于，还包括：

位于所述第一介质层、第一导电插塞及晶体管上的第二介质层；

位于所述第二介质层中的接触单元，所述接触单元贯穿第二介质层的厚度，且连接相邻的第一导电插塞；

位于所述第二介质层中与栅极结构顶部相接触的第二导电插塞；

位于所述第二介质层上分别与第二导电插塞、接触单元连接的金属布线层，其中位于接触单元上的金属布线层线宽小于接触单元线宽。

2.如权利要求1所述的半导体结构，其特征在于，所述接触单元的材料为钨或铜。

3.如权利要求1所述的半导体结构，其特征在于，所述接触单元的侧壁和底部具有扩散阻挡层。

4.如权利要求1所述的半导体结构，其特征在于，所述栅极结构是金属栅极堆叠结构或多晶硅栅极堆叠结构。

5.如权利要求4所述的半导体结构，其特征在于，所述金属栅极堆叠结构包括：位于所述半导体衬底上的高介电常数介质层和位于所述高介电常数介质层上的金属栅电极。

6.如权利要求4所述的半导体结构，其特征在于，所述多晶硅栅极堆叠结构包括：位于所述半导体衬底上的栅氧化层和位于所述栅氧化层上的多晶硅栅电极。

7.如权利要求1所述的半导体结构，其特征在于，所述金属布线层材料为铜。

8.如权利要求1所述的半导体结构，其特征在于，所述第一导电插塞和第二导电插塞的材料为钨或铜。

9.如权利要求1所述的半导体结构，其特征在于，所述第一介质层和第二介质层材料为氧化硅或氮氧化硅。

10.如权利要求1所述的半导体结构，其特征在于，所述掺杂区表面具有金属硅化物。

11.一种半导体结构的制作方法，其特征在于，包括步骤：

提供半导体衬底；

在所述半导体衬底上形成至少两个晶体管，所述晶体管具有栅极结构和位于栅极结构两侧半导体衬底内的掺杂区；

在半导体衬底上形成第一介质层，所述第一介质层表面与栅极结构顶部齐平；

在所述第一介质层内形成贯穿其厚度的第一导电插塞，所述第一导电插塞与掺杂区相连；

在所述第一介质层表面形成第二介质层；

在所述第二介质层中形成贯穿其厚度的接触单元和第二导电插塞，所述接触单元连接相邻的第一导电插塞，所述第二导电插塞与所述栅极结构连通；

在第二介质层上形成分别与第二导电插塞、接触单元连接的金属布线层，其中位于接触单元上的金属布线层线宽小于接触单元线宽。

12.如权利要求11所述的半导体结构的制作方法，其特征在于，形成所述接触单元的方法为：图案化所述第二介质层；刻蚀所述图案化的第二介质层直至露出相邻的第一导电插塞的顶部，形成沟槽；在所述沟槽内填充满金属，进行化学机械研磨工艺，形成接触单元。

13.如权利要求11所述的半导体结构的制作方法，其特征在于，在所述沟槽填充满金属之前，还包括在沟槽侧壁和底部形成扩散阻挡层。

14.如权利要求11所述的半导体结构的制作方法，其特征在于，所述接触单元的材料为钨或铜。

15.如权利要求11所述的半导体结构的制作方法，其特征在于，所述第一介质层和第二介质层材料为氧化硅或氮氧化硅。

16.如权利要求11所述的半导体结构的制作方法，其特征在于，所述栅极结构是金属栅极堆叠结构或多晶硅栅极堆叠结构。

17.如权利要求11所述的半导体结构的制作方法，其特征在于，所述金属栅极堆叠结构包括：位于所述半导体衬底上的高介电常数介质层和位于所述高介电常数介质层上的金属栅电极。

18.如权利要求11所述的半导体结构的制作方法，其特征在于，所述多晶硅栅极堆叠结构包括：位于所述半导体衬底上的栅氧化层和位于所述栅氧化层上的多晶硅栅电极。