[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，尤其涉及一种将前道制程(Front-End-Of-Line，FEOL)和后道制程(Back-End-Of-Line，BEOL)分开进行，分别完成后连接在一起的半导体器件的制造方法。

背景技术

半导体器件的制造工艺通常分为前道制程(Front-End-Of-Line，FEOL)和后道制程(Back-End-Of-Line，BEOL)。

所述前道制程(也称前段制程)利用光刻、刻蚀、化学机械研磨(CMP)以及离子注入等工艺，在半导体衬底上形成核心电路以及在所述核心电路上形成引出连线层，所述核心电路包括在所述半导体衬底上形成单元结构(Cell)以及所述单元结构之间的隔离结构，所述单元结构例如是MOS结构，所述隔离结构例如是浅沟槽隔离结构(STI)，以MOS结构为例，形成每个MOS结构的源极区、漏极区和栅极区等。所述后道制程(也称后段制程)利用光刻、刻蚀、化学机械研磨以及电镀等工艺，在核心电路及其引出连线层上形成金属连线(Wiring)的工艺过程，根据半导体器件的功能要求，将核心电路的各单元结构通过多层的金属互连线连线引出。

在现有技术中，后道制程是在前道制程工艺完成后，在所述核心电路的引出连线层上形成金属互连层、介质层和层间通孔(Via)，依次从底层互连层至顶层互连层，并且各层金属互连层之间不相连部分通过形成多层介质层间隔开，相连部分通过形成层间通孔连接，从而将核心电路从引出连线层，依次经过底层互连层至顶层互连层，引出到顶部焊垫(Pads)，以进行后续芯片封装(Chip Package)，半导体器件通常包括十层以上金属互连层，因此后道制程的工艺较为复杂，故工艺时间非常长。

此外，为实现不同芯片之间的封装，将具有不同功能的芯片连接在一起，以降低半导体器件的面积，提高集成度，故引入了穿透硅通孔(Through Silicon Via，TSV)技术。所述TSV技术是形成TSV穿通整个晶圆的半导体衬底，并在TSV中形成穿透硅通孔连线，从而将一个单元结构或芯片的顶层互连层与其它单元结构或芯片电性连接起来。所述TSV技术是一种三维封装技术，能够形成三维集成电路的半导体器件，是半导体工业的新兴发展方向。

现有工艺技术中，为保证半导体衬底的机械强度，通常半导体衬底的厚度已达到500um～900um，远远大于现有技术中TSV能够达到的长度，故通常形成TSV之后，需要对半导体衬底的远离核心电路的一面(背面)进行化学机械研磨，降低半导体衬底的厚度，然后利用电镀的方法在TSV中形成金属连线。然而，上述方法在化学机械研磨所述半导体衬底远离核心电路的一面(背面)时，化学机械研磨对半导体衬底产生的机械压力对半导体衬底正面的核心电路产生副作用，影响半导体器件的性能，同时半导体器件中前道制程和后道制程同时形成延长了工艺时间，大大降低了效率。

发明内容

本发明的目的是提供一种半导体器件的制造方法，无需对半导体衬底的远离核心电路的一面(背面)进行化学机械研磨，消除了化学机械研磨对半导体衬底正面的核心电路的不利影响，并且能够缩短半导体器件制作工艺时间。

为解决上述问题，本发明提供一种半导体器件的制造方法，包括前道制程、后道制程和固定步骤，所述前道制程和后道制程同时进行，其中，

所述前道制程包括：

提供一半导体衬底，形成核心电路，所述核心电路上形成有引出连线层；

在所述半导体衬底的核心电路旁形成第一穿透硅通孔；

在所述第一穿透硅通孔中形成第一通孔金属层；

所述后道制程包括：

提供一基底，由下至上依次形成顶层互连层至底层互连层，所述底层互连层与所述核心电路的引出连线层位置相适配；

在所述基底上形成第二穿透硅通孔，所述第二穿透硅通孔与所述顶层互连层中金属连线连通，且所述第二穿透硅通孔与所述第一穿透硅通孔相适配；

在所述第二穿透硅通孔中形成第二通孔金属层；

所述固定步骤包括：

将所述基底倒置于所述半导体衬底上，使所述第一通孔金属层与所述第二通孔金属层相连接，并使所述底层互连层的金属引线与所述引出连线层的金属连线的相连接。

进一步的，所述半导体器件的制造方法还包括：

在形成所述第一通孔金属层之后，对所述引出连线层的隔离介质层进行回刻蚀工艺，露出部分所述第一通孔金属层和引出连线层的金属引线；

在形成所述第二通孔金属层之后，对所述底层互连层进行回刻蚀工艺，露出部分所述第二通孔金属层和所述底层互连层的金属引线；