[发明专利]多栅极场效应晶体管的制造方法

说明书

技术领域

本发明涉及一种半导体工艺器件的制造方法，特别涉及一种多栅极场效应晶体管的制造方法。

背景技术

近年来金属氧化物半导体场效应晶体管(MOSFET)不断向缩小尺寸的趋势发展，这是为了增加速度、提高组件集成度与降低集成电路的成本，晶体管的尺寸持续地减小，晶体管的缩小已经达到了各种性能的极限。其中栅极氧化物的厚度和源极/漏极结深度都达到了极限。

因此，业界开发出了多个栅极或多栅场效应晶体管(Multi-Gate Transistors)，多栅极场效应晶体管技术是一种新型电路结构技术。传统晶体管是每个晶体管只有一个栅用来控制电流在两个结构单元之间通过或中断，进而形成计算中所需的“0”与“1”。而多栅晶体管技术是每个晶体管有两个或三个栅，从而提高了晶体管控制电流的能力，即计算能力，并且大幅降低了功耗，减少了电流间的相互干扰。其中，多栅极场效应晶体管是一种将一个以上栅极并入到单个器件的MOFET中的器件结构，这意味着，沟道在多个表面上被几个栅极包围，从而能够更多地抑制“截止”状态时的漏电流，并能够增强“导通”状态下的驱动电流，这样就获得了较低功耗和性能增强的器件结构。

J.P.Colinge在一篇名称为“FinFETs and other Multi-Gate Transistors”的美国文献中介绍了多种类型的多栅极场效应晶体管，包括双栅晶体管(Double-Gate，FinFET)，三栅晶体管(Tri-Gate)，欧姆形栅晶体管(Ω-Gate)以及四边形栅晶体管(Quad-Gate)等。

其中，以双栅晶体管为例，双栅晶体管使用了两个栅极以控制沟道，极大地抑制了短沟道效应。双栅晶体管的一个具体变形就是鳍型晶体管(FinFET)，所述FinFET包括垂直的鳍状结构和横跨在所述鳍状结构侧面的栅极，在栅极两侧的鳍状结构的两端部分别为源极和漏极，栅极下的鳍状结构中形成沟道。作为非平面器件，FinFET的鳍状结构的尺寸决定了晶体管器件的有效沟道长度。FinFET与常规平面的MOS晶体管相比更加紧凑，能够实现更高的晶体管密度和更小的整体微电子技术。此外，三栅晶体管是多栅晶体管的另一常见形状，其中所述栅极横跨在所述鳍状结构的侧面和顶部表面，以形成三面控制沟道，进一步提高器件的整体性能。

鳍状结构的垂直方向高度和水平方向宽度和长度对驱动电流的性能、短沟道效应以及漏电流等都有巨大影响。例如垂直方向高度更高的鳍状结构提供更高的驱动电流，水平方向宽度更小的鳍状结构能够更好地抑制漏电流，其中，水平方向长度影响了的鳍状结构两端的源极和漏极到栅极的距离，而该距离影响器件的沟道长度。然而，由于尺寸的限制，鳍状结构水平方向长度会逐渐减小，器件的沟道长度会受到影响。因此，如何通过一种技术方法，提供足够的沟道长度，以充分抑制短沟道效应和漏电流，从而提高多栅极场效应晶体管的性能成为业界亟待研究的课题。

发明内容

本发明的目的是提供一种多栅极场效应晶体管的制造方法，以增加多栅极场效应晶体管的源极/漏极到栅极的距离，以提高多栅极场效应晶体管的性能。

本发明提供一种多栅极场效应晶体管的制造方法，包括

提供一基底，在所述基底上形成鳍状结构，并在所述鳍状结构表面依次形成有栅极薄膜和硬掩膜层；

图案化所述硬掩膜层，以形成图案化的硬掩膜层，并以图案化的硬掩膜层为掩膜刻蚀所述栅极薄膜，以形成跨设于所述鳍状结构侧壁和顶部表面的栅极；

形成覆盖所述图案化的硬掩膜层、栅极和鳍状结构的间隔层；

进行化学机械研磨工艺，直至暴露所述图案化的硬掩膜层的顶面；

进行回刻蚀工艺，直至暴露所述图案化的硬掩膜层的全部侧面；

形成覆盖所述图案化的硬掩膜层和间隔层的阻挡层；

刻蚀所述阻挡层，以在所述图案化的硬掩膜两侧形成自对准阻挡掩膜；

以所述自对准阻挡掩膜为硬掩膜，刻蚀所述间隔层以形成自对准间隔侧墙；

去除所述自对准阻挡掩膜和图案化的硬掩膜层。

进一步的，在去除所述自对准阻挡掩膜和图案化的硬掩膜层的步骤之后，还包括：进行离子注入工艺，以在所述鳍状结构位于所述栅极两侧的端部分别形成源极区和漏极区。

进一步的，所述基底为绝缘体上硅基底。

进一步的，所述绝缘体上硅基底包括硅衬底、位于所述硅衬底上的埋氧绝缘层以及位于所述埋氧绝缘层上的半导体层。

进一步的，所述鳍状结构的高度为30nm～100nm，所述鳍状结构的宽度为10nm～25nm。