[发明专利]能够提高雪崩耐量能力的超结器件结构

说明书

技术领域

本发明涉及一种半导体器件结构，具体涉及一种能够提高雪崩耐量能力的超结器件结构。

背景技术

功率半导体器件是不断发展的功率-电子系统的内在驱动力，尤其是在节约能源、动态控制、噪音减少等方面。功率半导体主要应用于对能源与负载之间的能量进行控制，并且应当拥有精度高、速度快和功耗低的特点。二十世纪八十年代末九十年代初，一种新概念的提出打破了“硅限”，它可以同时得到低通态功耗和高开关速度，这一概念经过演化和完善之后，得到了“超结理论(Super junction Theory)”。应用超结理论的典型产品是1998年德国西门子的英飞凌(Infineon)公司推出的COOLMOSTM器件。当时推出的COOLMOSTM产品的革命性突破在于：在其工作范围内(耐压600～800V)，相对于传统技术，在相同的芯片面积上，其导通电阻(主要是漂移层电阻)降低了80～90％，打破了硅限，并且具有高开关速度。

如图1所示为超结结构应用于N型纵向功率MOS器件，即N型COOLMOSTM结构。该结构导通过程中只有多数载流子——电子，而没有少数载流子的参与，因此，其开关损耗与传统的功率MOSFET相同，而且其电压支持层的杂质掺杂浓度可以提高将近一个数量级。此外，由于垂直方向上插入P型区，可以补偿过量的电流导通电荷。在漂移层加反向偏置电压，将产生一个横向电场，使pn结耗尽。当电压达到一定值时，漂移层完全耗尽，将起到电压支持层的作用。由于掺杂浓度的大幅提高，在相同的击穿电压下，导通电阻RON可以大大降低，甚至突破硅限。同样，可以在相同的击穿电压、相同的导通电阻RON下使用更小的管芯面积，从而减小栅电荷，提高开关频率。由于超结器件是多子器件，因此，该器件没有双极型晶体管的电流拖尾现象，所以，超结器件可以同时得到低通态功耗和高开关速度。

但是，超结器件的应用受限于其雪崩耐量。

发明内容

本发明所要解决的技术问题是提供一种能够提高雪崩耐量能力的超结器件结构，它可以显著而有效地提高超结器件的雪崩耐量。

为解决上述技术问题，本发明能够提高雪崩耐量能力的超结器件结构的技术解决方案为：

包括超结器件的元胞区域、终端，终端设置于元胞区域的外围；在超结器件的元胞区域中，元胞沟槽的顶层覆盖有元胞体注入区，多块元胞N型离子注入区覆盖于元胞体注入区内的部分区域；元胞N型离子注入区的顶层覆盖有元胞源区接触孔，元胞源区接触孔为长条形，元胞源区接触孔沿元胞N型离子注入区的长度方向延伸。

在所述元胞源区接触孔的长度方向，元胞源区接触孔全部覆盖元胞N型离子注入区，且覆盖元胞体注入区的部分区域。

在所述元胞源区接触孔的宽度方向，元胞源区接触孔覆盖两块元胞N型离子注入区之间的元胞体注入区，以及两块元胞N型离子注入区的边缘区域。

所述终端的保护环包括多根长条形P型沟槽，沟槽在四个角落变成圆弧形状，各根P型沟槽的宽度等于元胞区域中的P型元胞沟槽的宽度。

通过所述元胞源区接触孔进行P型重掺杂注入，在元胞源区接触孔与元胞体注入区接触的表面形成欧姆接触；所述P型重掺杂注入的浓度低于元胞N型离子注入区的注入浓度。所述P型重掺杂注入通过多次注入而实现，使欧姆接触的表面浓度小于底部浓度。

本发明可以达到的技术效果是：

本发明能够大大增加孔与元胞体注入区的面积，从而更稳定地控制元胞体注入区的零电位，降低寄生晶体管的基区电阻，提高寄生晶体管触发开启的条件。

本发明能够增加源区接触孔对于体电位的控制，降低接触电阻，从而有效地提高超结器件在关断时候的雪崩耐量EAS(energy avalanche switching)。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有技术超结结构应用于N型纵向功率MOS器件的示意图；

图2是本发明能够提高雪崩耐量能力的超结器件结构的示意图；

图3是图2中C的局部放大图；

图4是图3中AA’的剖面图；

图5是图3中BB’的剖面图。

图中附图标记说明：

101为元胞区域，            102为终端，

30为元胞体注入区，         41为元胞沟槽，

50为元胞N型离子注入区，    61为元胞源区接触孔，

40为沟槽，                 60为终端接触孔，