[发明专利]非易失性存储器件和非易失性存储器件的制造方法

说明书

相关申请的交叉参考

本申请包含与2010年10月14日向日本专利局提交的日本优先权专利申请JP 2010-231214所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及非易失性存储器件以及该非易失性存储器件的制造方法。

背景技术

近年来，例如电可擦除可编程只读存储器(Electrically Erasable and Programmable ROM，EEPROM)或闪存存储器(flash memory)等具有非易失性存储单元的半导体器件在各种领域中被普遍使用。该半导体器件上可再写入的次数、例如数据保持能力等可靠性的提高、以及结构的小型化对于这样的半导体器件来说是重要的课题。另一方面，由于电阻变化型非易失性存储器件除了具有简单的结构、高速再写入功能和多值技术之外，还具有高可靠性，并且适于高性能化和高集成化，所以近年来以已市售的浮动型(floating type)闪存存储器为代表的闪存存储器已经受到了关注。

由于包括相变随机存取存储器(PRAM)的非易失性存储器件具有将作为存储部的电阻变化层布置在两个电极之间的结构，所以存储结构简单，容易进行小型化。相变存储器件是利用下面这样的事实来作为存储器件进行操作的非易失性存储器件：根据相变材料是处于非晶态还是处于晶态，形成电阻变化层的相变材料具有相差几个数量级的不同的电阻(例如，参见专利文献JP-A-2007-134676)。此外，存在着利用形成电阻变化层的材料的巨电致电阻效应(colossal electro-resistance effect，CEReffect)的非易失性存储器件(例如，参见专利文献JP-A-2003-068983)。此外，存在着这样的非易失性存储器件：其中，电阻变化层是由包含金属的离子型导体形成的(例如，参见专利文献JP-A-2005-166976和专利文献JP-A-2005-197634)。此外，作为一种非易失性存储器件，可编程金属化单元(Programmable Metallization Cell，PMC)是已知的(例如，参见专利文献JP-A-2005-322942)。

然而，为了通过尖端的半导体工艺获得大容量的非易失性存储器件，低电压和低电流是非常必要的。这是因为随着驱动晶体管的小型化，其驱动电流和驱动电压也变小了。也就是说，为了实现小型化的非易失性存储器件，非易失性存储器件必须具有能够被小型化的晶体管所驱动的性能。此外，为了进行低电流驱动，低电流和高速(纳秒级的短脉冲)写入与读取性能成为必要的性能。

然而，在非易失性存储器件中，高速再写入(转换)性能和数据保持能力是相互权衡的关系。特别地，如果以低电压和低电流下的再写入性作为目标，那么写入电压与读取电压之间的裕度就变小了，并且反复地读取可能改变电阻状态。也就是说，发生了存储数据的改变，即所谓的读干扰现象。

发明内容

因此，期望提供一种能够抑制读干扰现象的产生的非易失性存储器件以及该非易失性存储器件的制造方法。

本发明实施方案旨在提供一种非易失性存储器件，其中层叠有第一电极、具有正的珀尔帖系数的第一材料层、信息存储层、具有负的珀尔帖系数的第二材料层和第二电极。

本发明另一实施方案旨在提供一种非易失性存储器件的制造方法，其中包括在基板上顺次形成第一电极、具有正的珀尔帖系数的第一材料层、信息存储层、具有负的珀尔帖系数的第二材料层和第二电极。

根据本发明实施方案的非易失性存储器件和非易失性存储器件的制造方法，所述非易失性存储器件具有这样的结构：所述信息存储层布置在具有正的珀尔帖系数的所述第一材料层与具有负的珀尔帖系数的所述第二材料层之间，并且当电流从所述第二电极流向所述第一电极从而读取存储在所述非易失性存储器件中的信息的时候，能够抑制由于焦耳热导致的所述信息存储层的温度上升。因此，就能够抑制这样的读干扰现象的发生：其中，当反复读取信息时电阻状态发生变化。

附图说明

图1是实施方案1的非易失性存储器件的示意性部分截面图；

图2A和图2B是图示了构成实施方案1的非易失性存储器件的多层结构的截面结构的原理图及其等效电路图；

图3是示出了基于等式(2)获得的施加电压与数据保持寿命之间的关系的图；

图4是示出了基于等式(3)获得的施加电压与数据保持寿命之间的关系的图；

图5是示出了基于等式(5)获得的施加电压与数据保持寿命之间的关系的图；