[发明专利]组合EEPROM/闪速非易失性存储器电路

权利要求书

1.一种非易失性存储器电路，所述非易失性存储器电路包括：

存储器行，其中至少一个存储器行包括至少一个电可擦除可编程只读存储器(EEPROM)存储器元件和至少一个闪速存储器元件，并且所述至少一个EEPROM存储器元件和所述至少一个闪速存储器元件配置为并行地访问；以及

支持电路，与存储器行相连，其中所述至少一个存储器行中的所述至少一个EEPROM存储器元件和所述至少一个闪速存储器元件共享所述支持电路的一部分。

2.根据权利要求1所述的非易失性存储器电路，其中

所述至少一个EEPROM存储器元件的每一个包括一个或多个EEPROM存储器单元，

所述至少一个闪速存储器元件的每一个包括一个或多个闪速存储器单元，

所述一个或多个EEPROM存储器单元的每一个包括EEPROM单元晶体管，以及

所述一个或多个闪速存储器单元的每一个包括闪速单元晶体管。

3.根据权利要求2所述的非易失性存储器电路，其中

所述至少一个EEPROM存储器元件的每一个配置用于存储数据字，以及

所述至少一个闪速存储器元件的每一个配置用于存储另一数据字。

4.根据权利要求2所述的非易失性存储器电路，其中

所述一个或多个EEPROM存储器单元的每一个还包括访问晶体管，以及

所述一个或多个闪速存储器单元的每一个还包括另一访问晶体管。

5.根据权利要求4所述的非易失性存储器电路，其中访问晶体管与电源电压线相连，并且配置用于当激活所述电源电压线时选择存储器行的每一EEPROM单元晶体管和每一闪速单元晶体管。

6.根据权利要求5所述的非易失性存储器电路，其中所述至少一个存储器行还包括选择晶体管，以及其中每一个选择晶体管与第二电源电压线以及EEPROM存储器元件之一相连。

7.根据权利要求6所述的非易失性存储器电路，其中选择晶体管配置用于在激活时将第二电源电压线与所述EEPROM存储器元件之一相连，以及配置用于在去激活时将第二电源电压线与所述EEPROM存储器元件之一分离。

8.根据权利要求7所述的非易失性存储器电路，其中闪速存储器单元的闪速单元晶体管与第三电源电压线相连，并且配置用于当激活第三电源电压线时是可访问的。

9.根据权利要求2所述的非易失性存储器电路，其中所述至少一个存储器行只包括一个EEPROM存储器元件。

10.根据权利要求1所述的非易失性存储器电路，其中所述支持电路包括：

读出放大器，配置用于测量所述至少一个EEPROM存储器元件或所述至少一个闪速存储器元件的电压或电流；

模式选择电路，配置用于产生选择所述至少一个EEPROM存储器元件、所述至少一个闪速存储器元件、或者并行地选择所述至少一个EEPROM存储器元件和所述至少一个闪速存储器元件的信号；以及

电源电路，配置用于向所述至少一个EEPROM存储器元件和所述至少一个闪速存储器元件供电。

11.根据权利要求1所述的非易失性存储器电路，还包括：

地址总线，配置用于接收存储器地址；

列解码器，与地址总线相连，并且配置用于选择与所述存储器地址相对应的EEPROM存储器元件或闪速存储器元件位于哪一存储器列；以及

行解码器，与地址总线相连，并且配置用于选择与所述存储器地址相对应的EEPROM存储器元件或闪速存储器元件位于哪一存储器行。