[发明专利]组合EEPROM/闪速非易失性存储器电路

说明书

技术领域

本发明的实施例一般地涉及电子系统和方法，并且更具体地涉及存储器电路和访问存储器电路的方法。

背景技术

非易失性存储器电路存储数据，并且即使在非易失性存储器电路断电时也能保留所存储的数据。非易失性存储器电路中存储的数据通常包括需要按照相对较小的单位为基础进行访问的数据和只需要按照相对较大的单位为基础进行访问的数据。然而，需要按照相对较小的单位为基础进行访问的数据通常比只需要按照相对较大的单位为基础进行访问的数据占据更大的芯片面积。因此需要提供一种存储器电路和操作存储器电路的方法，其能够使用减小的芯片面积来容纳需要按照相对较小的单位为基础进行访问的数据和只需要按照相对较大的单位为基础进行访问的数据两者。

发明内容

非易失性存储器电路包括存储器行和支持电路，其中至少一个存储器行包括至少一个电可擦除可编程只读存储器(EEPROM)存储器元件和至少一个闪速存储器元件。EEPROM和闪速元件配置为共享一部分支持电路并且可以并行地访问。

在实施例中，非易失性存储器电路包括存储器行以及与存储器行相连的支持电路，其中至少一个存储器行的包括至少一个EEPROM存储器元件和至少一个闪速存储器元件。所述至少一个EEPROM元件和所述至少一个闪速元件配置为并行地访问。所述至少一个存储器行中的所述至少一个EEPROM元件和所述至少一个闪速元件共享支持电路的一部分。

在实施例中，非易失性存储器电路包括：EEPROM存储器矩阵；闪速存储器矩阵；地址总线，配置用于接收存储器地址；列解码器，与地址总线相连，并且配置用于选择与存储器地址相对应的存储器元件位于哪一存储器列；以及行解码器，与地址总线相连，并且配置用于选择与存储器地址相对应的存储器元件位于哪一存储器行。非易失性存储器电路的至少一行包括来自EEPROM存储器矩阵的至少一个EEPROM存储器元件和来自闪速存储器矩阵的至少一个闪速存储器元件。所述至少一个EEPROM存储器元件和来自闪速存储器矩阵的所述至少一个闪速存储器元件配置为并行地访问。

在实施例中，对非易失性存储器电路中存储的数据进行访问的方法包括：选择存储器电路的存储器行中的所有EEPROM存储器单元和所有闪速存储器单元；向选择的闪速存储器单元提供第一电压；向选择的EEPROM存储器单元中的至少一部分提供第二电压；以及访问选择的闪速存储器单元中存储的数据以及选择的EEPROM存储器单元的所述至少一部分中存储的数据。

附图说明

根据结合附图的以下详细描述，本发明实施例的其他方面和优点将变得清楚明白，其中附图作为本发明的原理示例而示出。

图1示出了根据本发明实施例的非易失性存储器电路的示意性方框图。

图2示出了图1所示的非易失性存储器电路中的两个存储器行的实施例。

图3示出了对于单一存储器行，图1所示的行解码器的实施例。

图4是根据本发明实施例的对非易失性存储器电路中存储的数据进行访问的方法的流程图。

贯穿说明书，类似的参考数字可以用于表示类似的元件。

具体实施方式

应该理解，这里一般性描述并且在附图中所示的实施例的部件可以按照多种不同的配置来设置和设计。因此，以下对附图中所示的各实施例的详细描述并不意味着限制本公开的范围，而只是表示各实施例。尽管在附图中展现了实施例的各个方面，但是除非另有声明，附图不一定按比例绘制。

所描述的实施例在所有方面均应被认为只是说明性而不是限制性的。因此，本发明的范围由所附权利要求而不是由这种详细描述来表示。落在权利要求的等价含义和范围内的所有变化都包括在权利要求的范围之内。

贯穿该说明书对于特征、优点或类似语言的引用并非暗示着利用本发明可以实现的所有特征和优点应该在任一单独实施例中实现。相反，提到特征和优点的语言应该被理解为意思是结合实施例描述的特定特征、优点或特性包括在至少一个实施例中。因此，贯穿该说明书的对于特征和优点的讨论以及类似语言可以但并非一定指的是相同实施例。

另外，可以在一个或多个实施例中按照任意合适的方式组合所描述的本发明的特征、优点和特性。在看到这些描述时，相关领域的普通技术人员能够理解：无需特定实施例的一个或多个特定特征和优点，也可以实践本发明。在其他实例中，可以理解的是，在某些实施例中可以存在在本发明的所有实施例中都不存在的附加特征和优点。