[发明专利]嵌埋有电子组件的封装结构及其制法

说明书

技术领域

本发明涉及一种封装结构及其制法，尤指一种嵌埋有电子组件的封装结构及其制法。

背景技术

随着半导体封装技术的演进，除传统打线式(wire bonding)及覆晶式(flip chip)的半导体封装技术外，目前半导体装置(semiconductor device)已开发出不同的封装型态，例如直接在一封装基板(package substrate)中嵌埋并电性整合一例如具有集成电路的半导体芯片的电子组件，此种封装件能缩减整体封装结构的体积并提升电性功能，遂成为一种封装的趋势。

请参阅图1A至图1B，其为现有的嵌埋有电子组件的封装结构及其制法的剖视示意图，其中，图1B’为图1B的俯视图。

如图1A所示，提供一基板10及多个电子组件13，其中，该基板10具有相对两表面101、贯穿该两表面101的开口100、形成于该开口100周缘的两表面101上的金属框11、及至少一贯穿该两表面101的导电通孔12，此外，该电子组件13具有相对两作用面131及形成于各该作用面131上的电极垫132。

如图1B与图1B’所示，借由粘着材料14以将该等电子组件13固定于该开口100中，且各该电极垫132外露于该开口100，该粘着材料14填入于该开口100与电子组件13之间的间隙中。

但是，现有的嵌埋有电子组件的封装结构的制法中，同时在基板的开口中埋入多个电子组件时，容易使得该等电子组件彼此相互接触(如图1B与图1B’所示)，或者，容易使得该电子组件接触至该基板表面的线路，而造成整体封装结构的短路与失效，虽然可以透过调整制程参数来控制该电子组件的位置，但是所能改善的程度有限，而仍无法有效提高整体良率。

因此，如何提出一种嵌埋有电子组件的封装结构及其制法，以避免现有电子组件嵌埋入基板时容易导致短路现象，进而造成整体产品的良率下降等问题，实已成为目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种良率较高的嵌埋有电子组件的封装结构及其制法。

为达上述及其它目的，本发明揭露一种嵌埋有电子组件的封装结构，其包括：基板，其具有相对的两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框；电子模块，其设置于该开口中，且具有多个电子组件及包覆各该电子组件周围的胶体，其中，该电子组件具有外露于该胶体的相对两作用面及形成于各该作用面上的电极垫，且各该电极垫外露于该开口；以及粘着材料，其填入于该开口与电子模块之间的间隙中，以将该电子模块固定于该开口中。

本发明还揭露一种嵌埋有电子组件的封装结构的制法，其包括：提供一基板、与一具有多个电子组件的电子模块，其中，该电子组件具有相对两作用面及形成于各该作用面上的电极垫，该基板具有相对两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框，该电子模块包括包覆各该电子组件的胶体，该胶体具有胶体开孔以外露各该电子组件的相对两作用面；以及借由粘着材料以将该电子模块固定于该开口中，且各该电极垫外露于该开口，该粘着材料填入于该开口与电子模块之间的间隙中。

由上可知，因为本发明是先用胶体包覆多个电子组件的周围，并使该等电子组件结合成一电子模块且彼此电性绝缘，然后再把该电子模块置于基板的开口中，因为各该电子组件的周围均包覆有绝缘的胶体，所以该电子组件并不会彼此短路，且也不会接触到基板表面的线路，进而能确保嵌埋有电子组件的封装结构不会电性连接而造成短路，以有效提升整体良率与可靠度。

附图说明

图1A至图1B为现有的嵌埋有电子组件的封装结构及其制法的剖视示意图，其中，图1B’为图1B的俯视图。

图2A至图2C为本发明的嵌埋有电子组件的封装结构及其制法的剖视图，其中，图2B’为图2B的俯视图。

主要组件符号说明

10，20      基板

100，200    开口

101，201    表面

11，21      金属框

12，22      导电通孔

13，231     电子组件

131，2311   作用面

132，232    电极垫

14，24      粘着材料

23          电子模块

233         胶体

2330        胶体开孔

25          第一介电层