[发明专利]相位内插电路

说明书

技术领域

本发明是有关于一种相位内插电路，且特别是有关于一种用以产生工作周期为50％的差动输出信号的相位内插电路。

背景技术

现有高速传输的介面模块(例如：USB 3.0介面模块)通常设有一时钟脉冲数据恢复电路(clock and data recovery circuit)，以将带有噪声成份的信号予以还原。其中，相位内插电路(phase interpolation circuit)又是构成时钟脉冲数据恢复电路的核心电路。因此，如何改进相位内插电路以提升时钟脉冲数据恢复电路的整体性能已成为一重要课题。

一般来说，相位内插电路可采用电流式逻辑(current mode logic)来组成，以符合高速传输的需求。然而，以电流式逻辑为主的相位内插电路却包括以下的缺点：1线性度容易受到寄生电容和前级电路负载的影响，进而导致输出信号的工作周期(duty cycle)有很大的变化，尤其是在工艺偏移的影响下，更是明显；2不利于在低电压的操作，进而导致操作区间范围有限。

因此，如何调整输出信号的工作周期或是有利于低电压的操作，已是相位内插电路在设计上所欲解决的问题。

发明内容

本发明提供一种相位内插电路，通过工作周期修正器来调整差动输出信号的工作周期。由此，将可解决在工艺偏移的影响下，差动输出信号的工作周期容易剧烈变化的情况。

本发明提出一种相位内插电路，包括：

一第一复用器(multiplexer)，接收多个偶次项信号；

一第二复用器，接收多个奇次项信号；

一内插器，通过该第一复用器接收由所述偶次项信号的其一所构成的一第一参考信号，并通过该第二复用器接收由所述奇次项信号的其一所构成的一第二参考信号，且该内插器依据一数字控制信号将该第一参考信号与该第二参考信号之间的相位差划分成多个子相位，并选择所述子相位的其一以产生一差动输入信号；以及

一工作周期修正器(duty-cycle repeater)，调整该差动输入信号的工作周期，以产生工作周期为50％的一差动输出信号。

换言之，本发明提出一种相位内插电路，包括第一复用器、第二复用器、内插器以及工作周期修正器。其中，第一复用器接收多个偶次项信号。第二复用器接收多个奇次项信号。内插器通过第一复用器接收由这些偶次项信号的其一所构成的第一参考信号，并通过第二复用器接收由这些奇次项信号的其一所构成的第二参考信号。此外，内插器依据数字控制信号将第一参考信号与第二参考信号之间的相位差划分成多个子相位，并依据后级的工作周期修正器的需求来提供较细的相位信号。工作周期修正器调整差动输入信号的工作周期，以产生工作周期为50％的差动输出信号。

在本发明的一实施例中，上述的第一复用器从这些偶次项信号中选出互为补码的两个偶次项信号，且内插器从所选出的两偶次项信号中择一作为第一参考信号。此外，第二复用器从这些奇次项信号中选出互为补码的两个奇次项信号，且内插器从所选出的两奇次项信号中择一作为第二参考信号。

在本发明的一实施例中，上述的内插器包括偏压产生单元、电流源、负载单元以及输入单元。其中，偏压产生单元依据数字控制信号产生多个第一偏压，并依据数字控制信号的补码产生多个第二偏压。电流源接收这些第一偏压与这些第二偏压，并据以产生第一电流与第二电流。输入单元电性连接在负载单元与电流源之间，并依据第一参考信号与第二参考信号切换第一电流与第二电流导通至负载单元的路径，以产生差动输入信号。

基于上述，本发明是通过工作周期修正器来调整差动输出信号的工作周期，进而避免差动输出信号的工作周期因应工艺偏移的影响而产生剧烈的变化。此外，本发明的内插器中的偏压产生单元独立设置在负载单元、输入单元以及电流源所形成的叠接架构之外。由此，内插器将有利于低电压的操作，进而提升相位内插电路的应用范围。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为依据本发明的一实施例的相位内插电路的方块示意图。

图2为依据本发明的一实施例的内插器的电路图。

图3为依据本发明的一实施例的工作周期修正器的电路图。

图4为依据本发明的一实施例的相位混合器的电路图。

【主要元件符号说明】

100：相位内插电路

110、120：复用器

130：内插器

140：工作周期修正器

P0～P7：相位信号