[发明专利]一种多芯片集成电路封装结构

说明书

技术领域

本发明涉及一种芯片封装结构，尤其涉及一种有效提高芯片封装数量的多芯片集成电路封装结构，属于芯片封装技术领域。

背景技术

在集成电路的制作中，芯片是通过晶圆制作、形成集成电路以及切割晶圆等步骤而获得。在晶圆的集成电路制作完成之后，由晶圆切割所形成的芯片可以向外电性连接到承载器上；其中，承载器可以是引脚架或是基板，而芯片可以采用打线结合或覆晶结合的方式电性连接至承载器。如果芯片和承载器是以打线结合的方式电性连接，则进入到填入封胶的制作步骤以构成芯片封装体。芯片封装技术就是将芯片包裹起来，以避免芯片与外界接触，防止外界对芯片的损害的一种工艺技术。空气中的杂质和不良气体，乃至水蒸气都会腐蚀芯片上的精密电路，进而造成电学性能下降。不同的封装技术在制造工序和工艺方面差异很大，封装后对内存芯片自身性能的发挥也起到至关重要的作用。随着光电、微电制造工艺技术的飞速发展，电子产品始终在朝着更小、更轻、更便宜的方向发展，因此芯片元件的封装形式也不断得到改进。

中国发明专利“200410015872.4”，名称为“一种多芯片集成电路封装方法及其结构”，揭示了一种多芯片封装工艺，该工艺中提及的封装结构能有效增加芯片的封装数量，并具有良好的散热性能，但其封装空间并没有得到完全的利用，由于封装结构的限制，其芯片的封装数量有限。

发明内容

针对上述需求，本发明提供了一种多芯片集成电路封装结构，该结构中金属引脚架的两面均设有基板，可在两个面上同时封装多个芯片，封装空间得到了合理利用，有效提高了封装体的实用价值。 

本发明是一种多芯片集成电路封装结构，该多芯片集成电路封装结构包括金属引脚架、基板、芯片和封装体，其特征在于，所述的金属引脚架作为芯片封装的载体，其两个面上均设有基板，所述的基板上设有芯片连接用布线，芯片被粘结在基板的特定区域内，并通过导线实现与基板电性连接，所述的基板与金属引脚架之间通过导线电性连接。

在本发明一较佳实施例中，所述的金属引脚架、基板和芯片均封装在封装体内，封装体采用硅胶材料。

在本发明一较佳实施例中，所述的基板材料为硅片，能有效提高封装结构的散热性能。

在本发明一较佳实施例中，所述的基板上可同时设置多个芯片，芯片之间采用导线连接。

本发明揭示了一种多芯片集成电路封装结构，该多芯片集成电路封装结构的封装空间利用率高，能有效提高了芯片封装的数量；同时，封装工艺易于实施，封装成本低，且封装体电连接性能优良，具有较高的实用价值。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例多芯片集成电路封装结构的结构示意图；

附图中各部件的标记如下： 1、金属引脚架，2、基板，3、芯片，4、封装体，5、导线。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

图1是本发明实施例多芯片集成电路封装结构的结构示意图；该多芯片集成电路封装结构包括金属引脚架1、基板2、芯片3和封装体4，其特征在于，所述的金属引脚架1作为芯片封装的载体，其两个面上均设有基板2，所述的基板2上设有芯片3连接用布线，芯片3被粘结在基板2的特定区域内，并通过导线5实现与基板2电性连接，所述的基板2与金属引脚架1之间通过导线5电性连接。

本发明中提及的多芯片集成电路封装结构中金属引脚架1、基板2和芯片3均封装在封装体4内，封装体4采用硅胶材料。

基板2材料为硅片，该材料能有效提高封装结构的散热性能，同时，硅片适用于复杂的芯片电路，能有效降低布线工艺成本；基板2上可同时设置多个芯片3，芯片3之间采用导线5连接。

金属引脚架1的两个面上均可设置基板2，该结构能有效增加芯片的封装数量，提高封装体的实用价值；基板2与金属引脚架1之间一般通过导线5连接，也可在基板2底部设置焊球，通过焊球实现与金属引脚架1的电性连接。

本发明揭示了一种多芯片集成电路封装结构,其特点是：该多芯片集成电路封装结构的封装空间利用率高，能有效提高了芯片封装的数量；同时，封装工艺易于实施，封装成本低，且封装体电连接性能优良，具有较高的实用价值。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。