[发明专利]芯片封装结构

说明书

技术领域

本发明是有关于一种芯片封装结构，且特别是有关于一种使用可挠性基板的芯片封装结构。

背景技术

随着半导体技术的改良，使得液晶显示器具有低的消耗电功率、薄型量轻、分辨率高、色彩饱和度高、寿命长等优点，因而广泛地应用在笔记型计算机或桌上型计算机的液晶屏幕及液晶电视等与生活息息相关的电子产品。其中，显示器的驱动芯片(integrated circuit，IC)更是液晶显示器不可或缺的重要组件。

因应液晶显示装置驱动芯片各种应用的需求，一般是采用卷带自动接合(tape automatic bonding，TAB)封装技术进行芯片封装，其中又分成薄膜覆晶(Chip On Film，COF)封装及卷带承载封装(Tape Carrier Package，TCP)。

请参考图1，详细而言，以卷带自动接合方式进行芯片封装的工艺，是在完成可挠性基板50上的线路及芯片60上的凸块62工艺之后，将芯片60置于平台10上，且将可挠性基板50置于芯片60上方，并利用热压头20进行加热及加压，以进行内引脚52接合(inner lead bonding，ILB)，使芯片60上的凸块62与可挠性基板50上的内引脚52产生共晶接合而电性连接。在此压合过程中，可能因可挠性基板50的翘曲弯折而产生边缘接触(edge touch)的问题。也就是说，位于芯片60边缘的静电防护环(seal ring/guard ring)80接触到内引脚52，造成漏电或桥接短路等电性失效问题。此外，设置于切割道上的测试垫(test key)可能于晶圆切割完后未被完全移除，而有部分残留于芯片60边缘，若测试垫残余物翻起形成突刺(burr)30，在可挠性基板50翘曲弯折时残留于芯片60边缘的测试垫凸刺30也可能接触到内引脚52而造成电性短路。

另外，内引脚接合(ILB)工艺亦可如图2所示将可挠性基板50置于平台10上，且利用热压头20将芯片60置于可挠性基板50上方，并进行加热及加压，使内引脚52与凸块62产生共晶接合而电性连接。在此种接合方式之下，若平台10上存在异物12，会造成可挠性基板50翘曲弯折而使内引脚52接触到静电防护环80或残留于芯片60边缘的测试垫突刺(图未显示)，同样可能产生边缘接触(edge touch)的问题，导致漏电或桥接短路等电性失效。

发明内容

本发明提供一种芯片封装结构，可避免其芯片与其引脚发生非预期的电性接触。

本发明提出一种芯片封装结构，包括可挠性基板、多个引脚、绝缘层及芯片。可挠性基板具有芯片接合区。引脚配置于可挠性基板上。各引脚包括相连的主体部及内接部。内接部延伸至芯片接合区内。主体部位于芯片接合区之外且主体部的厚度大于内接部的厚度。绝缘层配置于引脚的内接部上。芯片具有主动面。主动面上设置有多个凸块与静电防护环。静电防护环邻近芯片的边缘。芯片设置于芯片接合区内并透过凸块对应连接引脚的内接部而与可挠性基板电性连接。芯片与可挠性基板电性连接后，绝缘层适对应静电防护环。

在本发明的一实施例中，上述的凸块沿芯片的至少二相对边缘排列且邻近至少二相对边缘，静电防护环位于凸块与芯片的至少二相对边缘之间。

在本发明的一实施例中，上述的绝缘层包含至少二绝缘条，至少二绝缘条分别配置于沿芯片的至少二相对边缘相邻排列的引脚的内接部上。

在本发明的一实施例中，上述的芯片封装结构更包括封装胶体，设置于芯片与可挠性基板之间，以包覆凸块与静电防护环。

在本发明的一实施例中，上述的芯片封装结构更包括防焊层，防焊层位于芯片接合区之外并局部覆盖引脚的主体部。

在本发明的一实施例中，上述的主体部与内接部的连接处具有侧壁面，绝缘层延伸至并配置于侧壁面上。

在本发明的一实施例中，上述的主体部的厚度是内接部的厚度的1.2至2倍。

在本发明的一实施例中，上述的凸块的厚度大于静电防护环的厚度与绝缘层的厚度的和。

在本发明的一实施例中，上述的可挠性基板是适用于薄膜覆晶封装(chip on film package，COF package)或卷带承载封装(tape carrier package，TCP package)。

基于上述，本发明的引脚的主体部具有较大的厚度且绝缘层配置于引脚的内接部上，藉以提升引脚的结构强度，降低引脚受力弯折的机率。此外，绝缘层对应于芯片上的静电防护环而位于引脚与静电防护环之间，可避免引脚与静电防护环因可挠性基板的挠曲及引脚的弯折而产生非预期的电性接触，以降低芯片封装结构发生短路的机率。