[发明专利]一种MOS晶体管电容

权利要求书

1.一种MOS晶体管电容，包括P型体区，n⁺源区，n⁺漏区，附着于所述P型体区上的薄栅氧，以及，附着于所述薄栅氧上面的多晶硅栅，其特征在于，所述n⁺源区和n⁺漏区分别连接于所述P型体区。

2.根据权利要求1所述的电容，其特征在于，所述P型体区的侧壁被STI包裹，所述P型体区的底部附着有氧化层，所述氧化层底部附着有衬底，使得每个MOS晶体管的P型体区都是独立的。

3.一种基于权利要求1或2所述的MOS晶体管电容的存储单元，其特征在于，包括4个NMOS晶体管N₁、N₂、N₃、N₄，2个PMOS晶体管P₁、P₂和1个权利要求1或2所述的电容，

所述晶体管N₁与N₂交叉耦合连接，所述晶体管P₁与P₂交叉耦合连接，所述晶体管P₁的漏极与所述晶体管N₁的漏极相连，构成第Ⅰ存储节点，所述晶体管P₂的漏极与所述晶体管N₂的漏极相连，构成第Ⅱ存储节点，所述第Ⅰ存储节点与所述第Ⅱ存储节点构成互补的存储节点，所述晶体管N₁的源极和N₂的源极分别接地，所述晶体管P₁的源极和P₂的源极分别接电源，

所述电容的栅极连接于所述晶体管P₁的栅极与所述晶体管N₁的栅极之间，所述电容的源区、漏区、体区相连，所述电容的源区、漏区、体区均连接于所述晶体管P₂的栅极与所述晶体管N₂的栅极之间，

所述晶体管N₃的源极连接于所述晶体管P₁的漏极与所述晶体管N₁的漏极之间，所述晶体管N₃的漏极连接于位线BL，所述晶体管N₄的源极连接于所述P₂的漏极与所述晶体管N₂的漏极之间，所述晶体管N₄的漏极连接于位线BLB，

控制信号WL分别从所述晶体管N₃ 和N₄的栅极输入。