[发明专利]一种FPGA配置文件在线升级方法及装置有效
申请号: | 201110310780.6 | 申请日: | 2011-10-13 |
公开(公告)号: | CN102360302A | 公开(公告)日: | 2012-02-22 |
发明(设计)人: | 周磊 | 申请(专利权)人: | 福建星网锐捷网络有限公司 |
主分类号: | G06F9/445 | 分类号: | G06F9/445 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 黄志华 |
地址: | 350002 福建省福州市仓*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 fpga 配置文件 在线 升级 方法 装置 | ||
1.一种FPGA配置文件在线升级的方法,其特征在于,包括:
在进行现场可编程门阵列FPGA配置文件升级时,中央处理器CPU控制 总线切换开关将FPGA与存储器之间的第一数据通路断开、将CPU与存储器 之间的第二数据通路连通;
所述CPU更新所述存储器中存储的FPGA配置文件;并
在完成FPGA配置文件的更新之后,所述CPU控制所述总线切换开关将 所述第一数据通路连通、将所述第二数据通路断开;以及
所述CPU触发所述FPGA从所述存储器中重新载入更新后的FPGA配置 文件,并对所述FPGA进行配置。
2.如权利要求1所述的方法,其特征在于,CPU控制总线切换开关将FPGA 与存储器之间的第一数据通路断开、将CPU与存储器之间的第二数据通路连 通,具体包括:
所述CPU向所述第一数据通路输入低电平信号,将FPGA与存储器之间 的第一数据通路断开,并同时向所述第二数据通路输入高电平信号,将CPU 与存储器之间的第二数据通路连通。
3.如权利要求1所述的方法,其特征在于,触发所述FPGA重新从所述 存储器中载入更新后的FPGA配置文件,具体包括:
所述CPU拉低所述FPGA的配置管脚PROG_B并持续设定时长后释放, 触发所述FPGA重新从所述存储器中载入更新后的FPGA配置文件。
4.如权利要求1所述的方法,其特征在于,还包括:
所述CPU确定FPGA重新载入更新后的FPGA配置文件之后,进行配置 成功检测。
5.如权利要求4所述的方法,其特征在于,所述CPU在检测到所述FPGA 的配置管脚DONE重新拉高时,确定FPGA重新载入更新后的FPGA配置文 件成功。
6.如权利要求1~5任一权利要求所述的方法,其特征在于,所述存储器 的存储空间包括第一存储区、第二存储区和第三存储区,其中,第一存储区存 储本次更新后的FPGA配置文件,第二存储区存储本次更新前的FPGA配置文 件,第三存储区存储初始FPGA配置文件;以及
所述方法,还包括:
CPU在确定FPGA重新载入第一存储区存储的FPGA配置文件,进行配置 成功时,比较第一存储区存储的本次更新后的FPGA配置文件与第二存储区存 储的本次更新前的FPGA配置文件是否一致;以及
在比较结果不一致时,用第一存储区存储的本次更新后的FPGA配置文件 覆盖第二存储区存储的本次更新前的FPGA配置文件。
7.如权利要求6所述的方法,其特征在于,还包括:
CPU在确定FPGA重新载入第一存储区存储的本次更新后的FPGA配置文 件,进行配置未成功时,用第二存储区存储的本次更新前的FPGA配置文件覆 盖第一存储区存储的本次更新后的FPGA配置文件;并触发所述FPGA从所述 第一存储区中重新载入本次更新前的FPGA配置文件,并进行配置;以及
CPU在确定FPGA从所述第一存储区中重新载入本次更新前的FPGA配置 文件,进行配置仍未成功时,用第三存储区存储的初始FPGA配置文件覆盖第 一存储区存储的本次更新前的FPGA配置文件;并触发所述FPGA从所述第一 存储区中重新载入初始FPGA配置文件,并进行配置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福建星网锐捷网络有限公司,未经福建星网锐捷网络有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110310780.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:车载娱乐系统的动态媒体库管理方法
- 下一篇:设备的复位处理方法、装置和系统