[发明专利]一种FPGA配置文件在线升级方法及装置

说明书

技术领域

本发明涉及电子电路设计技术领域，尤其涉及一种FPGA配置文件在线升 级方法及装置。

背景技术

现场可编程门阵列(FPGA，Field-Programmable Gate Array)是在可编程 阵列逻辑(PAL，Programming array logic)、通用阵列逻辑(GAL，generic array  logic)、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device) 的基础上进一步发展的产物。其允许涉及人员使用硬件描述语言(Verilog或者 VHDL)完成电路设计，通过对应综合工具的编译生成配置文件，当FPGA载 入配置文件后，即可使得FPGA实现设计需要的逻辑功能。

FPGA载入配置文件时，可以使用联合测试行动小组(JTAG，Joint Test  Action Group)下载线缆与其JTAG接口连接，通过下载线缆将配置文件载入 FPGA，但是，在芯片下电后通过配置文件形成的逻辑功能无法保存，所以， FPGA在使用前均有一个配置的过程，使用FPGA的电子设备在上电后，会首 先进行配置文件的载入。

现有技术中，FPGA载入配置文件分为主动配置方式和被动配置方式。主 动配置方式即为FPGA主动读取存储器中的配置文件，其中，存储器可以为可 编程只读存储器(PROM)，高速同步串行口闪存(SPI-flash)，非易失闪存 (Nor-flash)等，按照存储器与FPGA之间的接口采用的协议，主动配置方式 可以包括以下四种工作模式：图1a为主动串行配置模式，图1b为主动SPI配 置模式，图1c为主动BPI配置模式，图1d为主动SelectMAP模式；被动配置 方法即为外部的控制器件，例如中央处理器(CPU)，微处理器(MCU)以及 模拟配置时序的CPLD等，通过控制FPGA的配置管脚，以满足FPGA时序的 方式进行配置，按照存储器与FPGA之间采用的接口协议，被动配置方式可以 包括以下四种工作模式：图2a为被动串行模式，图2b为被动JTAG模式，图 2c为被动SelectMAP模式。

当使用FPGA的电子设备做好之后，其配置文件就固定下来了，通过烧片 机烧片的方式录入存储器芯片中，在板卡制版的时候焊接带有配置文件的存储 芯片，这样，如果需要改变或者增加FPGA的逻辑功能，就需要更改FPGA的 配置文件，如果在电路设计上未考虑FPGA配置文件的在线升级，只能将存储 芯片从板卡上取下，重新烧写后焊接上。

为了解决上述问题，现有技术中，主要通过以下两种方案进行FPGA配置 文件的在线升级：1、增加一块CPLD(复杂可编程逻辑器件)，专门用作FPGA 的升级。FPGA配置在被动配置方式之下，其配置管脚和CPLD相连，同时CPLD 和存储配置文件的存储芯片相连。CPLD的逻辑功能固定，专门用作配置 FPGA。在上电的时候由CPLD读取存储芯片中的配置文件，再写入FPGA完 成配置。当需要进行FPGA升级的时候，通过CPU将新的配置文件通过写入 CPLD这一中间器件写入存储芯片覆盖原来的配置文件。在重启FPGA整个配 置流程或系统断电重启后，CPLD从存储芯片中读取到的就是更新后的配置文 件了。这样就完成了配置的升级；2、直接通过CPU的GPIO(通用输入输出) 管脚使用软件模拟FPGA的下载时序，对FPGA进行配置。配置文件可放在 CPU下挂的存储芯片中，或者与CPU运行的主程序合为一体，在CPU程序运 行加载后将配置文件部分写入FPGA。如果需要更新FPGA配置文件，可以通 过更新存储芯片中配置文件的方式进行，或跟随CPU主程序的更新一起进行 升级。

上述两种解决方案中，存在以下问题：上述第一种方案中，需要增加专门 的CPLD器件，且CPLD需要模拟和CPU和存储器间的接口时序，以及配置 FPGA的时序，占用了CPLD较多的管脚，耗费逻辑资源；上述第二种方案中， 需要占用资源紧张的CPU较多的处理资源，而且，由于这种配置方式需要在 CPU自身启动配置完成，软件开始执行以后才能通过CPU的GPIO模拟时序 对FPGA进行下载，在这之前FPGA处于未配置状态，其逻辑功能无法实现， 而在很多情况下，需要FPGA一上电即可用，因此，不是所有使用FPGA的场 合都适用这种方式。

发明内容