[发明专利]触发器电路设计

说明书

技术领域

本公开大体上涉及逻辑电路，更具体地，涉及触发器电路。

背景技术

在逻辑电路中，术语触发器指具有两种稳定状态的电子电路，因此其能够用作一位存储器。触发器通常由一个或者两个控制信号和/或栅极或时钟信号控制。输出通常包括补数(complement)和正常输出。触发器可以是简单(透明)的或者是钟控(或非透明)的。钟控触发器特别设计用于同步(离散时间)系统且通常被实现为主-从设备。触发器还可以被分为以下类型：RS(“设置-重置”)、D(“数据”或“延迟”)、T(“双态”)以及JK类型，这些均为通常的类型。D触发器被称为延迟触发器(由于其输出Q看上去为输入D的延迟)或数据锁存器。特定类型的触发器的特性可以通过所谓的特征方程来描述，该特征方程根据输入信号和/或触发器“之前的状态”信号推导出“当前状态”输出。

金属氧化物半导体场效应晶体管(MOSFET、MOS-FET或MOS FET)是用于放大或切换电子信号的设备。它由一片固态的半导体材料制成。MOSFET的四个端子被称为源极、栅极、漏极和主体(衬底)。在MOSFET中，当晶体管导通时，氧化绝缘栅极电极上的电压可在被称为源极和漏极的两个其它触点之间引发导电通道。该通道可以是n-型或p-型的，并因此被称为nMOSFET或pMOSFET(通常还为nMOS、pMOS)。当源极和漏极之间没有导电通道，并且晶体管截止时，源极和漏极将保持它们的电压电平。本领域技术人员公知nMOS和pMOS晶体管的详细工作过程。

信号是可以具有值0(低电压)或1(高电压)的数字信号。为了示例的目的，将可交换地使用逻辑值0和低电压。如果变换使用对应的电压电平和逻辑值，则这些实施例可更好地发挥作用。对于任何信号x而言，概念xb表示x的补数或反相信号。对于信号x，如果x具有值1，则其补数信号或反相信号xb具有值0，如果x具有值0，则xb具有值1。

发明内容

为解决上述问题，本发明提供了一种触发器电路，包括：预充电电路，被配置为接收时钟信号并且被配置为产生充电信号，其中，在时钟为低时充电信号为高；延迟时钟输入电路，被配置为连接至时钟信号和输入信号，并且被配置为选择性地产生延迟时钟输入控制信号，延迟时钟输入控制信号在时钟为高时具有与输入信号相同的值；电荷保持电路，被配置为接收充电信号和延迟时钟输入控制信号，并且被配置为产生电荷保持信号，其中，电荷保持信号连接至充电信号和延迟时钟输入控制信号，在时钟为低时具有与充电信号相同的值，并且在时钟为高时具有与延迟时钟输入控制信号相同的值；分离器电路，被配置为接收电荷保持信号和时钟信号，并且被配置为选择性地产生反相电荷保持信号；以及存储电路，被配置为选择性地接收反相电荷保持信号、当前状态信号和反相当前状态信号，并且被配置为产生当前状态信号和反相当前状态信号。

其中，预充电电路还包括：pMOS晶体管，其栅极连接至时钟信号，pMOS晶体管的第一端子连接至电源电压，且pMOS晶体管的第二端子连接至充电信号。

其中，分离器电路还包括：pMOS晶体管，其栅极连接至电荷保持信号，pMOS晶体管的第一端子连接至电源电压，且pMOS晶体管的第二端子连接至反相电荷保持信号；第一nMOS晶体管，其栅极连接至电荷保持信号，第一nMOS晶体管的第一端子连接至地信号，且第一nMOS晶体管的第二端子连接至第二nMOS晶体管的第一端子；以及第二nMOS晶体管，其栅极连接至时钟信号，第二nMOS晶体管的第二端子连接至反相电荷保持信号。

其中，延迟时钟输入电路还包括：第一nMOS晶体管，其第一端子连接至延迟时钟输入控制信号，其第二端子连接至第二nMOS晶体管的第一端子；以及第二nMOS晶体管的第二端子连接至地信号；以及第一nMOS晶体管和第二nMOS晶体管之中的一个nMOS晶体管的栅极连接至时钟信号，而另一个nMOS晶体管的栅极连接至延迟输入信号，延迟输入信号通过输入信号和被至少一个延迟元件延迟的时钟信号产生，其中，延迟输入信号在延迟时段期间具有输入信号的补数值。

其中，电荷保持电路还包括：pMOS晶体管，其栅极连接至反相电荷保持信号，pMOS晶体管的第一端子连接至电源电压，且pMOS晶体管的第二端子连接至充电信号；以及nMOS晶体管，其栅极连接至反相电荷保持信号，nMOS晶体管的第一端子连接至充电信号，且nMOS晶体管的第二端子连接至地信号；其中，电荷保持信号连接至充电信号。