[发明专利]一种用于SOI高压集成电路的半导体器件

说明书

技术领域

本发明属于功率半导体器件技术领域，更具体的，涉及一种用于SOI(Silicon On Insulator)高压集成电路的半导体器件。

背景技术

SOI高压集成电路(High Voltage Integrated Circuit，HVIC)因其具有高速、低功耗、抗 辐照以及易于隔离等优点被广泛应用于汽车电子、消费电子、绿色照明、工业控制、电源管 理、显示驱动等领域，但由于SOI高压器件的纵向耐压受到介质层厚度的限制，使得迄今商 用SOI高压集成电路的应用范围仅达到600V的高压领域。对于600V以上级，如1000V、1200V 的高压领域，尚未有商用SOI高压集成电路产品。

文献1 N.Yasuhara，A.Nakagawa and K.Furukawa，SOI Device Structures Implementing 650 V High Voltage Output Devices on VLSIs，1991，191-192，IEEE IEDM.利用SDB(Silicon wafer Direct Bonding)的厚膜SOI材料，开发了具有n⁺侧墙扩散的深槽隔离厚膜SOI BCD工艺， 工艺中集成了低压NPN，低压CMOS和高压LIGBT。在3μm埋氧层、14μm顶层硅的SDB 材料上，利用氧化层界面上的n⁺重掺杂层提高埋氧层电场，实现了650V的SOI高压器件， 如图1所示。

图1具有n⁺侧墙扩散的槽隔离厚膜SOI BCD工艺剖面结构图，包括有NPN-Transistor， CMOS，High voltage Lateral IGBT。其中，1是半导体衬底层、2是介质埋层、3是顶层硅、4 是n⁺侧墙扩散、5是n型埋层、6是介质隔离区由氧化物7和填充物8组成。所述NPN-Transistor 由n型发射区100、p型基区101、n^-型集电区102、n⁺侧墙扩散集电区4构成，103是发射极 金属电极、104是基极金属电极、105是集电极金属电极。所述CMOS包括PMOS、NMOS， 其中PMOS由p⁺源区208、p⁺漏区209构成，210是栅氧化层、211是多晶硅栅电极、212是 p⁺源区金属电极、213是p⁺漏区金属电极、214是n^-型外延层；其中NMOS由p阱200、n⁺源区201、n⁺漏区204构成，202是栅氧化层、203是多晶硅栅电极、205是n⁺源区金属电极、 206是n⁺漏区金属电极。所述High voltage Lateral IGBT由p⁺源区阱接触300、n⁺源区301、p 阱309、n^-漂移区304、n缓冲层305、p漏区306构成，302是栅氧化层、303是多晶硅栅电 极、307是源区金属电极、308是漏区金属电极。

文献2 S.Pawel，M.Roβberg，R.Herzer，600V SOI Gate Drive HVIC for Medium Power Applications Operating up to 200℃，Proceedings of 2005 International Symposium on Power Semiconductor Devices and ICs，Santa Barbara，CA.开发了一种采用薄膜SOI和LOCOS隔离技 术的600V SOI高压集成电路，工艺中集成了高、低端NMOS和电平位移用NMOS，如图2 所示。