[发明专利]用于减少栅极电阻的接触结构及其制造方法

权利要求书

1.一种半导体器件，包括：

栅极结构，位于半导体衬底上；

源极/漏极区域，在横向上邻近所述半导体衬底中的所述栅极结构；

第一介电层，覆盖所述栅极结构和所述源极/漏极区域，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；

第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；

第二介电层，覆盖在所述第一介电层和所述第一接触插塞上方；

第二接触孔，形成在所述第一介电层和所述第二介电层中；

第二接触插塞，由填充所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；和

互连结构，基本形成在所述第二介电层中，所述互连结构与所述第一接触插塞电连接；

其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。

2.根据权利要求1所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金的其中之一。

3.根据权利要求1所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金之一。

4.根据权利要求1所述的半导体器件，还包括处于所述第一介电层和所述第二介电层之间的蚀刻停止层。

5.根据权利要求1所述的半导体器件，还包括：

位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层；以及

处于所述第一介电层和所述硅化物层之间的接触蚀刻停止层，其中所述第一接触孔穿过所述第一介电层和所述接触蚀刻停止层从而暴露出所述硅化物层。

6.一种半导体器件，包括：

栅极结构，位于半导体衬底上；

源极/漏极区域，横向上邻近所述半导体衬底中的所述栅极结构；

第一介电层，覆盖所述栅极结构和所述源极/漏极结构上，其中所述第一介电层具有在所述源极/漏极区域上方的第一接触孔；

第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；

第二介电层，覆盖在所述第一介电层和所述第一接触插塞上方；

第二接触孔，形成在所述第一介电层和所述第二介电层中；

第二接触插塞，由填充基本上位于所述第一介电层中的所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；

第一互连结构，基本形成在所述第二介电层中，所述第一互连结构与所述第二接触插塞电连接；和

第二互连结构，基本形成在所述第二介电层中，并与所述第一接触插塞电连接；

其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。

7.根据权利要求6所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金中之一。

8.根据权利要求6所述的半导体器件，还包括位于所述第一介电层和所述第二介电层之间的蚀刻停止层。

9.根据权利要求6所述的半导体器件，还包括位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。

10.一种形成半导体器件的方法，包括：

在半导体衬底上形成栅极结构；

形成在横向上与所述半导体衬底中的所述栅极结构邻近的源极/漏极区域；

在所述栅极结构和所述源极/漏极结构上方沉积第一介电层，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；

在第一接触孔中沉积第一导电材料从而形成第一接触插塞，其中所述第一接触插塞与各自的源极/漏极区域电连接，并且其中所述第一导电材料至少包括钨或钨基合金之一；

在所述第一介电层和所述第一接触插塞上方沉积第二介电层；

在所述第一介电层和所述第二介电层中形成第二接触孔；

在所述第二接触孔中沉积第二导电材料从而形成第二接触插塞，其中所述第二接触插塞与所述栅极结构电连接；以及

基本上在所述第二介电层中形成互连结构，所述互连结构与所述第一接触插塞电连接；

其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。